完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:13049個(gè) 瀏覽:640123次 帖子:8011個(gè)
FPGA對(duì)自動(dòng)駕駛的發(fā)展有什么作用
現(xiàn)在,我們可以在家里跟我們的虛擬語音助手對(duì)話,以獲取天氣、播放音樂或者接聽電話。拿起我們的智能手機(jī),只需面向前置攝像頭就能完成解鎖,跟它對(duì)話就能獲得導(dǎo)航...
2019-06-30 標(biāo)簽:FPGA人工智能自動(dòng)駕駛 4.8k 0
有人說FPGA不需要上電復(fù)位電路,因?yàn)閮?nèi)部自帶上電復(fù)位信號(hào)。也有人說FPGA最好加一個(gè)上電復(fù)位電路,保證程序能夠正常地執(zhí)行。不管是什么樣的結(jié)果,這里先把...
FPGA數(shù)據(jù)采集電子電路設(shè)計(jì)攻略 —電路圖天天讀(163)
提出一種基于FPGA技術(shù)的多路數(shù)字量采集模塊,利用FPGA的I/O端口數(shù)多且可編程設(shè)置的特點(diǎn),配以VHDL編寫的 FPGA內(nèi)部邏輯,實(shí)現(xiàn)采集多路數(shù)字量信號(hào)。
優(yōu)秀的 Verilog/FPGA開源項(xiàng)目介紹(三十四)- PDM音頻接口設(shè)計(jì)及信號(hào)處理 ? 緒論 今天介紹幾個(gè)與PDM接口相關(guān)的開源項(xiàng)目。 FPGA使用...
上一篇文章介紹了ARM DesignStart計(jì)劃,其中提到了Cortex-M1/M3 DesignStart FPGA版本,支持Xilinx和國產(chǎn)Go...
Xilinx每一個(gè)FPGA都有一個(gè)獨(dú)特的ID,也就是Device DNA,這個(gè)ID相當(dāng)于我們的身份證,在FPGA芯片生產(chǎn)的時(shí)候就已經(jīng)寫死在芯片的eFus...
采用 FPGA_DIY 開發(fā)板實(shí)現(xiàn)交通燈控制功能
本視頻展示的是一個(gè)交通燈控制電路; 效果:綠燈亮30s,接著黃燈亮5s,紅燈亮10s,數(shù)碼管顯示時(shí)間。
verilog-2005和systemverilog-2017標(biāo)準(zhǔn)規(guī)范
作為邏輯工程師,在FPGA和數(shù)字IC開發(fā)和設(shè)計(jì)中,一般采用verilog,VHDL或SystemVerilog等作為硬件描述語言進(jìn)行工程設(shè)計(jì),將一張白板...
FPGA遠(yuǎn)程更新/遠(yuǎn)程調(diào)試的一種簡單方法
之前介紹過一種遠(yuǎn)程(無線)更新的方式,詳見《起飛!通過無線WIFI下載調(diào)試FPGA》,這種方式缺點(diǎn)有兩個(gè):一是速度較慢;二是我們的設(shè)備中需要增加一個(gè)無線...
萊迪思技術(shù)專家分享:基于FPGA的視頻監(jiān)控時(shí)代
更高分辨率和更高幀速率圖像傳感器的需求在繼續(xù)增長。這些圖像傳感器和先進(jìn)的圖像信號(hào)處理算法的整合,如HDR和智能視頻分析,開辟了新的、還無法想象的應(yīng)用領(lǐng)域...
2013-02-21 標(biāo)簽:FPGA視頻監(jiān)控萊迪思 4.8k 0
FPGA設(shè)計(jì)之tcl腳本的應(yīng)用
目前已經(jīng)學(xué)完了基礎(chǔ)實(shí)驗(yàn),這里要介紹Quatus自帶的兩個(gè)非常重要的功能,第一個(gè)是tcl腳本,第二個(gè)是SignalTap(下一篇)。
2023-09-07 標(biāo)簽:fpgaFPGA設(shè)計(jì)TCL 4.8k 0
隨著便攜醫(yī)療電子產(chǎn)品市場(chǎng)迅速發(fā)展,脈搏血氧儀日益廣泛地被應(yīng)用到病人多參數(shù)監(jiān)護(hù) 領(lǐng)域,為臨床提供實(shí)時(shí)數(shù)據(jù)。本文介紹了在京微雅格CAP系統(tǒng)上設(shè)計(jì)的便攜式血氧儀方案。
FPGA DIY實(shí)現(xiàn)控制數(shù)碼管60計(jì)數(shù)器
wang1113的數(shù)碼管60記數(shù)器視頻。
FPGA開發(fā)的具體難度,與軟件開發(fā)有輸入、編譯、鏈接、執(zhí)行步驟對(duì)應(yīng)的就是設(shè)計(jì)輸入、綜合、布局布線、下載燒寫,F(xiàn)PGA開發(fā)只是為了確保這核心實(shí)現(xiàn)主干路每一...
2022-06-30 標(biāo)簽:fpga電路設(shè)計(jì)開發(fā)流程 4.8k 0
全局時(shí)鐘資源和網(wǎng)絡(luò)的路徑和組件組成
引言:本文我們介紹一下全局時(shí)鐘資源。全局時(shí)鐘是一個(gè)專用的互連網(wǎng)絡(luò),專門設(shè)計(jì)用于到達(dá)FPGA中各種資源的所有時(shí)鐘輸入。
由于FPGA芯片是有關(guān)于DDR的設(shè)計(jì)指導(dǎo)文檔,我司的PCB工程師和客戶在投板前也反復(fù)確認(rèn)了該DDR模塊的設(shè)計(jì)是完全按照文檔上面每一條細(xì)致的指導(dǎo)去布線的。
基于DSP+FPGA實(shí)現(xiàn)的TL6678F-EasyEVM開發(fā)板的介紹
創(chuàng)龍結(jié)合TI KeyStone系列多核架構(gòu)TMS320C6678及Xilinx Kintex-7系列FPGA設(shè)計(jì)的TL6678F-EasyEVM開發(fā)板是...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |