完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:13041個 瀏覽:639947次 帖子:8010個
在我寫的大多數(shù)博客里,都演示或解釋了FPGA/SoC的設(shè)計細(xì)節(jié)技術(shù)。但是這篇文章將有所不同,因為在這里我要提出另外一個問題。
RapidIO標(biāo)準(zhǔn)分為三層:邏輯,傳輸和物理。
摘要:在對FFT(快速傅立葉變換)算法進(jìn)行研究的基礎(chǔ)上,描述了用FPGA實現(xiàn)FFT的方法,并對其中的整體結(jié)構(gòu)、蝶形單元及性能等進(jìn)行了分析。
基于服務(wù)器的集中式架構(gòu)常常無法提供冗余故障點,從而推高成本和加重維護(hù)負(fù)擔(dān)。同時,大型服務(wù)器往往會占據(jù)店內(nèi)的寶貴空間,且需要昂貴的音頻/視頻(A/V)擴展器布線。
用過FPGA的人應(yīng)該都知道,在FPGA中,邏輯是并行地運行的,各個狀態(tài)機同時都在工作,狀態(tài)機之間可能會有信號交互,也可能毫無關(guān)系、各管各地工作。
基于英特爾? Cyclone? V片上系統(tǒng)的安裝
在Cyclone? V平臺上,Paddle-Lite支持ARM和FPGA的混合調(diào)度。針對如卷積,池化,全連接等復(fù)雜的運算可以部署到FPGA上執(zhí)行,其它的...
傳統(tǒng)的FPGA開發(fā)都是通過GUI界面進(jìn)行相關(guān)的“按鈕”式操作,Vivado則在引入Tcl解釋器后,可以通過非工程模式進(jìn)行操作,一個Tcl腳本即可自動化建...
在開發(fā)FPGA綁定管腳時,經(jīng)常會看到HP Bank、HR Bank和HD Bank,它們分別是什么意思?分別可以適用于哪些應(yīng)用個???
Xilinx Zynq系列FPGA實現(xiàn)神經(jīng)網(wǎng)絡(luò)中相關(guān)資源評估
FPGA并沒有像軟件那樣用已有的cache,F(xiàn)PGA的HLS編譯器會在FPGA中創(chuàng)建一個快速的memory architecture以最好的適應(yīng)算法中的...
2022-04-07 標(biāo)簽:fpga寄存器神經(jīng)網(wǎng)絡(luò) 8.8k 0
如何設(shè)計參數(shù)化數(shù)據(jù)選擇器
在FPGA設(shè)計中,大部分情況下我們都得使用到數(shù)據(jù)選擇器。并且為了設(shè)計參數(shù)化,可調(diào),通常情況下我們需要一個參數(shù)可調(diào)的數(shù)據(jù)選擇器,比如M選1,M是可調(diào)的參數(shù)。
2022-03-30 標(biāo)簽:fpga數(shù)據(jù)選擇器編譯器 4k 0
本文定義了通常用于描述使用SystemVerilog對硬件功能進(jìn)行建模的詳細(xì)級別的術(shù)語。
為什么FPGA成為數(shù)據(jù)中心尖端技術(shù)
我們知道,F(xiàn)PGA的頻率一般只有幾百MHz,而CPU的頻率卻高達(dá)數(shù)GHz。那么,有不少網(wǎng)友心中就有一個疑問:“為什么FPGA主頻比CPU慢,但卻可以用來...
對于設(shè)計者來說,當(dāng)然希望我們設(shè)計的電路的工作頻率(在這里如無特別說明,工作頻率指FPGA片內(nèi)的工作頻率)盡量高。我們也經(jīng)常聽說用資源換速度,用流水的方式...
在過去的十年中,可編程邏輯器件(PLD)市場不斷增長,對PLD的需求不斷增加。具有可編程特性且可編程的芯片稱為PLD。PLD也稱為現(xiàn)場可編程器件(FPD...
現(xiàn)代FPGA的體系結(jié)構(gòu)包括CLB陣列、塊RAM、乘法器、DSP、IOB和數(shù)字時鐘管理器(DCM)。延遲鎖定環(huán)(DLL)用于賦值具有均勻時鐘偏移的時鐘。X...
FPGA 在通信領(lǐng)域的應(yīng)用可以說是無所不能,得益于 FPGA 內(nèi)部結(jié)構(gòu)的特點,它可以很容易地實現(xiàn)分布式的算法結(jié)構(gòu),這一點對于實現(xiàn)無線通信中的高速數(shù)字信號...
如何最大限度減小電源設(shè)計中輸出電容的數(shù)量和尺寸
電源輸出電容一般是100 nF至100 μF的陶瓷電容,它們耗費資金,占用空間,而且,在遇到交付瓶頸的時候還會難以獲得。所以,如何最大限度減小輸出電容的...
2022-03-18 標(biāo)簽:fpga電源設(shè)計開關(guān)穩(wěn)壓器 3.1k 0
時序分析時FPGA設(shè)計中永恒的話題,也是FPGA開發(fā)人員設(shè)計進(jìn)階的必由之路。慢慢來,先介紹時序分析中的一些基本概念。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |