完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:13045個 瀏覽:640021次 帖子:8011個
可綜合模塊最終生成的bit文件會燒錄進芯片運行,而仿真模塊編譯過后是在仿真軟件(例如modelsim)上運行的。仿真模塊是基于可綜合模塊進行例化,并通過...
FPGA器件在醫(yī)療領(lǐng)域的應(yīng)用分類
FPGA(現(xiàn)場可編輯門陣列)作為賽靈思(Xilinx)的一項重要發(fā)明,以其可編程和靈活性著稱。起初,F(xiàn)PGA只是用來仿真ASIC,再進行掩碼處理和批量制造使用。
基于APEX20K和ARM7 TDMI-S微處理器實現(xiàn)通用智能傳感器IP核的設(shè)計
設(shè)置數(shù)據(jù)通信接口主要是考慮芯片還可以同外部CPU或網(wǎng)絡(luò)構(gòu)成更加復(fù)雜的測控系統(tǒng)。為了方便芯片的設(shè)計,節(jié)省芯片資源,我們選用基于ARM7的philIPs L...
基于FPGA Virtex-4器件實現(xiàn)直接時鐘控制技術(shù)方案的設(shè)計
大多數(shù)存儲器接口都是源同步接口,從外部存儲器器件傳出的數(shù)據(jù)和時鐘/ 選通脈沖是邊沿對齊的。在 Virtex-4 器件采集這一數(shù)據(jù),需要延遲時鐘/ 選通脈...
如何使用FPGA對系統(tǒng)設(shè)計實現(xiàn)有效管理
隨著工藝幾何尺寸越來越小,電子器件趨向于采用多種電壓供電,因此越來越易受到電壓和溫度波動的影響,而且在所有電子系統(tǒng)設(shè)計中進行系統(tǒng)管理的重要性也不斷增強。...
基于可編程邏輯器件和IPX2805實現(xiàn)SPI4.2接口電路的設(shè)計
SPI-4.2(System Packet Interface)是 OIF(Optical Internetworking Forum)定義的局部高速總...
基于可編程邏輯器件實現(xiàn)八位微處理器軟核的設(shè)計
SoC(SystemonaChip)以其高集成度,低功耗等優(yōu)點越來越受歡迎。開發(fā)人員不必從單個邏輯門開始去設(shè)計ASIC,而是應(yīng)用己有IC芯片的功能模塊,...
主要的FPGA供應(yīng)商有賽靈思公司、Altera公司、Lattic公司和Actel公司等,F(xiàn)PGA的發(fā)展速度非??欤芏嘈吞柕腇PGA器件已不是主流產(chǎn)品,...
基于FPGA器件實現(xiàn)有限沖激響應(yīng)濾波器的方案設(shè)計
一個模擬集成運算放大器可實現(xiàn)一個二階濾波器,高階濾波器可由二階濾波器串聯(lián)而成。然而,無源元器件實現(xiàn)濾波器的誤差值為1.5%或更高,這需要提高元器件的性能...
基于可編程邏輯器件實現(xiàn)多電平正交幅度調(diào)制系統(tǒng)的設(shè)計
所謂正交振幅調(diào)制,就是用兩個獨立的基帶波形對兩個相互正交的同頻載波進行抑制載波的雙邊帶調(diào)制,利用這種已調(diào)信號在同一帶寬內(nèi)頻譜的正交性來實現(xiàn)兩路并行的數(shù)字...
基于EPF10K30E系列FPGA實現(xiàn)變采樣門連續(xù)高速采集的應(yīng)用方案
隨著高速數(shù)據(jù)采集系統(tǒng)的發(fā)展,提出了變采樣門連續(xù)高速采集的要求。此時系統(tǒng)不但要記錄被采樣信號信息,還要記錄采樣門的變化信息;由于采樣門可變,采集的數(shù)據(jù)量變...
2020-11-11 標(biāo)簽:fpga無線數(shù)據(jù)采集 2.1k 0
基于EPM7128SQC100和AD9054BST實現(xiàn)120MHz高速A/D采集卡的設(shè)計
高速A/D采集技術(shù)已在許多領(lǐng)域得到愈來愈廣泛的應(yīng)用,本文將詳細論述采用CPLD技術(shù)來實現(xiàn)120MHz高速A/D采集卡的設(shè)計方法,該采集卡具有包括負延遲觸...
FPGA(現(xiàn)場可編程門陣列)也是一種IC。顧名思義,只要有合適的工具和適當(dāng)?shù)膶I(yè)基礎(chǔ),工程師就可以對FPGA進行重新編程。
基于FPGA芯片XC4005E-4IPQ100實現(xiàn)頻信號發(fā)送系統(tǒng)的方案設(shè)計
移頻信號全稱為移頻鍵控信號(Frequency-Shift Keying),利用高頻信號承載低頻信息,具有抗干擾能力強、傳輸距離遠等優(yōu)點,是現(xiàn)代鐵路機車...
基于FPGA的深度學(xué)習(xí)加速器的應(yīng)用優(yōu)劣勢和發(fā)展研究
近年來,神經(jīng)網(wǎng)絡(luò)在各種領(lǐng)域相比于傳統(tǒng)算法有了極大的進步。在圖像、視頻、語音處理領(lǐng)域,各種各樣的網(wǎng)絡(luò)模型被提出,例如卷積神經(jīng)網(wǎng)絡(luò)、循環(huán)神經(jīng)網(wǎng)絡(luò)。訓(xùn)練較好的...
2020-11-10 標(biāo)簽:fpga神經(jīng)網(wǎng)絡(luò)深度學(xué)習(xí) 3k 0
大多數(shù)接收機必須處理動態(tài)范圍很大的信號,這需要進行增益調(diào)整,以防止過載或某級產(chǎn)生互調(diào),調(diào)整解調(diào)器的工作以優(yōu)化工作。
通常來說外部電源為 FPGA 或者 CPLD 內(nèi)部和外部正常工作提供電能源。實施電源方案時,設(shè)計人員應(yīng)該明確知道這些供電電源 ( 也稱為“軌式電源” )...
基于XCV200/300PQFP240和TMS320C40實現(xiàn)背板開發(fā)設(shè)計
在移動通信和高速無線數(shù)據(jù)通信中,多徑效應(yīng)和信道帶寬的有限性以及信道特性的不完善性導(dǎo)致數(shù)據(jù)傳輸時不可避免的產(chǎn)生碼間干擾,成為影響通信質(zhì)量的主要因素,而信道...
MYD-CZU3EG-ISP 提供4K分辨率的攝像頭功能,同時輸出4K分辨率的圖像顯示到圖像輸出接口,下面帶一起來體驗FPGA的圖像抓取和圖像顯示的操作和應(yīng)用。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |