完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:13054個(gè) 瀏覽:640268次 帖子:8011個(gè)
數(shù)字圖像** (Digital Image),是計(jì)算機(jī)視覺與圖像處理的基礎(chǔ),區(qū)別于模擬圖像
2023-09-06 標(biāo)簽:fpgaRGB數(shù)字圖像處理 2.9k 0
正點(diǎn)原子開拓者FPGA Qsys視頻:uCOS II消息郵箱和消息隊(duì)列
uC/OS-II目標(biāo)是實(shí)現(xiàn)一個(gè)基于優(yōu)先級調(diào)度的搶占式的實(shí)時(shí)內(nèi)核,并在這個(gè)內(nèi)核之上提供最基本的系統(tǒng)服務(wù),如信號量,郵箱,消息隊(duì)列,內(nèi)存管理,中斷管理等。
然后調(diào)用sinplify,對其進(jìn)行綜合,結(jié)果很不順利。首先是synplify報(bào)不支持器件,才發(fā)現(xiàn)synplify 9.6.2是2008年的產(chǎn)品,比Spa...
基于Viitex-5 LX110驗(yàn)證平臺實(shí)現(xiàn)FPGA硬件系統(tǒng)的設(shè)計(jì)
目前ASIC設(shè)計(jì)的規(guī)模在不斷擴(kuò)大、復(fù)雜度在不斷增加,與此同時(shí),日益激烈的競爭使得今天的電子產(chǎn)品市場對產(chǎn)品進(jìn)入市場的時(shí)間極為敏感。如何提高驗(yàn)證的效率已成為...
CorePWM的原理及采用FPGA技術(shù)實(shí)現(xiàn)PWM IP核的設(shè)計(jì)
脈沖寬度調(diào)制(PWM) 是英文“Pluse Width Modulation”的縮寫,簡稱脈寬調(diào)制。它是利用微處理器的數(shù)字輸出來對模擬電路進(jìn)行控制的一種...
什么是FPGA原型驗(yàn)證?如何用FPGA對ASIC進(jìn)行原型驗(yàn)證
FPGA原型設(shè)計(jì)是一種成熟的技術(shù),用于通過將RTL移植到現(xiàn)場可編程門陣列(FPGA)來驗(yàn)證專門應(yīng)用的集成電路(ASIC),專用標(biāo)準(zhǔn)產(chǎn)品(ASSP)和片上...
利用FPGA實(shí)現(xiàn)計(jì)數(shù)器的設(shè)計(jì)(5)
計(jì)數(shù)器
2019-09-03 標(biāo)簽:fpga計(jì)數(shù)器 2.9k 0
Xilinx FPGA 嵌入式系統(tǒng)程序引導(dǎo)和啟動(dòng)的流程
這篇blog想弄清楚FPGA上電配置后程序引導(dǎo)和啟動(dòng)的整個(gè)流程是怎么樣的,不是談?wù)撊绾尉帉慴ootloader。
正點(diǎn)原子開拓者FPGA Qsys視頻:UART IP核
通用異步收發(fā)傳輸器(Universal Asynchronous Receiver/Transmitter),通常稱作UART。它將要傳輸?shù)馁Y料在串行通...
基于FPGA芯片和SOPC技術(shù)實(shí)現(xiàn)時(shí)標(biāo)語音信號錄取系統(tǒng)的設(shè)計(jì)
語音通信電臺是當(dāng)今軍事指揮、工業(yè)調(diào)度和日常生產(chǎn)活動(dòng)中主要的溝通設(shè)備,其通信質(zhì)量與抗干擾能力將對國防和經(jīng)濟(jì)建設(shè)產(chǎn)生直接影響。語音電臺抗干擾客觀評估系統(tǒng)(以...
基于EP2C8Q208和TMS320VC5416芯片實(shí)現(xiàn)高速數(shù)據(jù)采集卡的設(shè)計(jì)
當(dāng)前,許多領(lǐng)域越來越多地要求具有高精度A/D轉(zhuǎn)換和實(shí)時(shí)處理功能。同時(shí),市場對支持更復(fù)雜的顯示和通信接口的要求也在提高,如環(huán)境監(jiān)測、電表、醫(yī)療設(shè)備、便攜式...
2020-05-19 標(biāo)簽:dspfpga數(shù)據(jù)采集 2.9k 0
基于DSP技術(shù)和FPGA器件構(gòu)造空間太陽望遠(yuǎn)鏡星載圖像處理系統(tǒng)
系統(tǒng)的外圍接口如圖1。處理系統(tǒng)接收來自CCD單元的圖像數(shù)據(jù)和同步信號,同時(shí)向CCD單元提供復(fù)位、曝光開始、數(shù)據(jù)讀出等控制信號;CEU是一個(gè)管理機(jī),管理和...
采用HDL語言編程和FPGA器件實(shí)現(xiàn)懸掛運(yùn)動(dòng)物體的精確控制設(shè)計(jì)
在現(xiàn)代的工業(yè)控制、車輛運(yùn)動(dòng)和醫(yī)療設(shè)備等系統(tǒng)中,懸掛運(yùn)動(dòng)系統(tǒng)的應(yīng)用越來越多,在這些系統(tǒng)中懸掛運(yùn)動(dòng)部件通常是具體的執(zhí)行機(jī)構(gòu),因而懸掛部件的運(yùn)動(dòng)精確性是整個(gè)系...
2019-07-29 標(biāo)簽:fpga芯片控制系統(tǒng) 2.9k 0
基于FPGA和Nios II處理器IP軟核實(shí)現(xiàn)實(shí)現(xiàn)SD卡接口和文件系統(tǒng)的設(shè)計(jì)
在嵌入式系統(tǒng)或移動(dòng)設(shè)備上使用SD卡,接口的構(gòu)建和文件系統(tǒng)實(shí)現(xiàn)是必須解決的問題。本文探討在CycloneII平臺為基礎(chǔ)的嵌入式系統(tǒng)上,實(shí)現(xiàn)SD卡接口和文件...
基于EPlKl00芯片和AD9854頻率合成器實(shí)現(xiàn)通信對抗教學(xué)演示系統(tǒng)的設(shè)計(jì)
擴(kuò)展頻譜通信具有抗干擾能力強(qiáng)、隱蔽性好等優(yōu)點(diǎn),已成為通信對抗與反對抗中最重要的技術(shù)手段,在軍事通信中日益受到重視,跳頻電臺就是擴(kuò)頻通信在軍事領(lǐng)域中的重要...
FPGA實(shí)現(xiàn)SATA協(xié)議的設(shè)計(jì)步驟
SATA 于 2000 年發(fā)布,與早期的 PATA 接口相比具有多種優(yōu)勢,例如減小了電纜尺寸和成本(40 或 80 根減小到 7 根導(dǎo)線)、本機(jī)熱插拔、...
基于FPGA芯片EP3C40Q240C8實(shí)現(xiàn)多普勒展寬系統(tǒng)的設(shè)計(jì)
作為一種新興的核技術(shù), 正電子湮沒譜學(xué)用于缺陷研究,取得了不少成果。正電子湮沒譜學(xué)研究空位型缺陷是基于湮沒輻射所帶出的電子密度和電子動(dòng)量密度的信息。多普...
本文從硬件加速的視角考察深度學(xué)習(xí)與FPGA,指出有哪些趨勢和創(chuàng)新使得這些技術(shù)相互匹配,并激發(fā)對FPGA如何幫助深度學(xué)習(xí)領(lǐng)域發(fā)展的探討。
通過Arty Artix-35T FPGA開發(fā)板創(chuàng)建mig IP
講解xilinx FPGA 使用mig IP對DDR3的讀寫控制,旨在讓大家更快的學(xué)習(xí)和應(yīng)用DDR3。 本實(shí)驗(yàn)和工程基于Digilent的Arty Ar...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |