完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:13054個(gè) 瀏覽:640255次 帖子:8011個(gè)
全新CrossLinkPlus FPGA 簡(jiǎn)化基于MIPI的視覺(jué)系統(tǒng)開(kāi)發(fā)
嵌入式視覺(jué)系統(tǒng)設(shè)計(jì)師需要迎合眾多市場(chǎng)趨勢(shì)。例如,現(xiàn)在的設(shè)計(jì)使用的傳感器越來(lái)越多,便于收集更多數(shù)據(jù)或?qū)崿F(xiàn)新的功能。
2020-02-04 標(biāo)簽:fpgaMIPI萊迪思半導(dǎo)體 2.8k 0
SystemVerilog對(duì)硬件功能如何進(jìn)行建模
本文定義了通常用于描述使用SystemVerilog對(duì)硬件功能進(jìn)行建模的詳細(xì)級(jí)別的術(shù)語(yǔ)。
基于紫光同創(chuàng)Titan-2和Logos-2系列的FPGA發(fā)布
新品基于紫光同創(chuàng)Titan-2和Logos-2系列研發(fā)的開(kāi)發(fā)板和核心板,產(chǎn)品集成光纖傳輸、4K視頻處理、PCIE等功能,滿足用戶各種高速數(shù)據(jù)交換,數(shù)據(jù)存...
2023-06-14 標(biāo)簽:fpga光纖接口紫光同創(chuàng) 2.8k 0
無(wú)論您的終端應(yīng)用是什么,可靠性都將是設(shè)計(jì)的主要考慮因素之一。實(shí)現(xiàn)可靠性的方法多種多樣。在考慮設(shè)計(jì)可靠性時(shí),大部分工程師都將注意力集中在一個(gè)綜合性度量標(biāo)準(zhǔn)...
FPGA由可配置邏輯塊與可編程互連相結(jié)合的網(wǎng)格構(gòu)成。制造完成后,F(xiàn)PGA還可以重新編程
利用FLEX10K及高速A/D實(shí)現(xiàn)短波發(fā)射機(jī)自動(dòng)調(diào)諧系統(tǒng)的設(shè)計(jì)
短波發(fā)射主要用于各廣播電臺(tái)之間,各核潛艇之間的相互通信。發(fā)射機(jī)主要由電控邏輯裝置、過(guò)荷保護(hù)裝置、頻率預(yù)置和自動(dòng)調(diào)諧裝置等組成。為了保證發(fā)射機(jī)能工作在所需...
2019-08-16 標(biāo)簽:fpga繼電器發(fā)射機(jī) 2.8k 0
一種基于FPGA采用重采樣技術(shù)的HD-SDI到SD-SDI的下變換實(shí)現(xiàn)設(shè)計(jì)
隨著我國(guó)數(shù)字廣播電視技術(shù)的日趨成熟,電視臺(tái)采用高清數(shù)字串行信號(hào)(HD-SDI)下變換系統(tǒng),目前大多數(shù)下變換采用ASIC進(jìn)行高清數(shù)字電視信號(hào)下變換,成本較...
FPGA之狀態(tài)機(jī)練習(xí):設(shè)計(jì)思路(2)
狀態(tài)機(jī)由狀態(tài)寄存器和組合邏輯電路構(gòu)成,能夠根據(jù)控制信號(hào)按照預(yù)先設(shè)定的狀態(tài)進(jìn)行狀態(tài)轉(zhuǎn)移,是協(xié)調(diào)相關(guān)信號(hào)動(dòng)作、完成特定操作的控制中心。
2019-10-09 標(biāo)簽:fpga信號(hào)狀態(tài)機(jī) 2.8k 0
采用可編程器件和多相濾波實(shí)現(xiàn)數(shù)字正交混頻的設(shè)計(jì)方案
傳統(tǒng)的正交下變頻是通過(guò)對(duì)模擬I、Q輸出直接采樣數(shù)字化來(lái)實(shí)現(xiàn)的,由于I、Q兩路模擬乘法器、低通模擬器本身的不一致性、不穩(wěn)定性,使I、Q通道很難達(dá)到一致,并...
基于FPGA的自適應(yīng)同步器電路設(shè)計(jì)詳解
在許多高速數(shù)據(jù)采集系統(tǒng)中,數(shù)據(jù)正確鎖存是設(shè)計(jì)者必須要面對(duì)的問(wèn)題。特別是在內(nèi)部時(shí)鐘與外部時(shí)鐘采用同一個(gè)時(shí)鐘源的基于FPGA的高速數(shù)據(jù)采集系統(tǒng)中,由于走線...
2018-08-02 標(biāo)簽:FPGA 2.8k 0
鋯石FPGA A4_Nano開(kāi)發(fā)板視頻:ModelSim軟件使用講解
Mentor公司的ModelSim是業(yè)界最優(yōu)秀的HDL語(yǔ)言仿真軟件,它能提供友好的仿真環(huán)境,是業(yè)界唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器。
基于FPGA的以太網(wǎng)ARP通信測(cè)試(二)
本文繼續(xù)簡(jiǎn)單介紹一下基于FPGA的以太網(wǎng)ARP通信,該項(xiàng)目主要用于實(shí)現(xiàn)FPGA端以太網(wǎng)接口和上位機(jī)進(jìn)行ARP請(qǐng)求和應(yīng)答的功能。
fpga原型驗(yàn)證平臺(tái)與硬件仿真器的區(qū)別
FPGA原型驗(yàn)證平臺(tái)與硬件仿真器在芯片設(shè)計(jì)和驗(yàn)證過(guò)程中各自發(fā)揮著獨(dú)特的作用,它們之間存在明顯的區(qū)別。
基于CPLD器件和ARM+單片機(jī)實(shí)現(xiàn)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)
傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)一般采用單片機(jī),系統(tǒng)大多通過(guò)PCI總線完成數(shù)據(jù)的傳輸。其缺點(diǎn)是數(shù)學(xué)運(yùn)算能力差;受限于計(jì)算機(jī)插槽數(shù)量和中斷資源;不便于連接與安裝;易受機(jī)...
FPGA 的基本結(jié)構(gòu)包括可編程輸入輸出單元,可配置邏輯塊,數(shù)字時(shí)鐘管理模塊,嵌入式塊RAM,布線資源,內(nèi)嵌專用硬核,底層內(nèi)嵌功能單元。由于FPGA具有布...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |