完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:13054個 瀏覽:640238次 帖子:8011個
如何利用 FPGA SoC 實現(xiàn)安全和互聯(lián)的硬實時系統(tǒng)
作者:Jeff Shepard 現(xiàn)場可編程門陣列 (FPGA)、支持 Linux 的 RISC-V 微控制器單元 (MCU)子系統(tǒng)、先進(jìn)的存儲器架構(gòu)和高...
在演算法交易領(lǐng)域的最新進(jìn)展是導(dǎo)入一些更低延遲的解決方案,其中最佳的方式是使用FPGA搭建的客制硬體。這些FPGA硬體可說是硬編碼ASIC的極致性能和CP...
詳細(xì)圖解在NetFPGA上創(chuàng)建一個OpenFlow Switch的網(wǎng)絡(luò)
Author: KiKiCompany:Digilent ChinaEmail : Date: 2012.02.14 目的 如 圖所示,我們會創(chuàng)建一個基...
MIMO無線系統(tǒng)最佳硬判決檢測方式是最大似然(ML)檢測器。ML檢測因為比特誤碼率 (BER)性能出眾,非常受歡迎。
基于Zedboard FPGA的VGA圖像信號采集系統(tǒng)的設(shè)計
根據(jù)VGA(Video Graphic Array)的原理,采用VHDL硬件描述語言,設(shè)計了一種基于Zedboard FPGA板卡的圖像顯示方案。實驗結(jié)...
Microchip推出針對智能邊緣設(shè)計的PolarFire FPGA和SoC解決方案堆棧
Microchip推出針對智能邊緣設(shè)計的定制PolarFire FPGA和SoC解決方案堆棧,以加快開發(fā)速度,同時推動FPGA的采用。 為了加快智能邊緣...
如何針對FPGA或微處理器配置各種電壓輸出跟蹤和時序控制選項
為給DSP、ASIC、FPGA和微處理器的負(fù)載點供電而引起的電壓輸入軌數(shù)目的增多使得電源設(shè)計更加具有挑戰(zhàn)性。特別是由于系統(tǒng)功率和工作頻率要求的增加,造成...
基于Virtex6系列FPGA和DSP處理器實現(xiàn)高速光纖接口板卡的設(shè)計
新一代移動通信技術(shù)5G通信正在如火如荼的推進(jìn)當(dāng)中,5G相比4G帶來了數(shù)據(jù)流量和傳輸速率的大幅度提升,其典型用戶數(shù)據(jù)速率將提升10~100倍,峰值速率可達(dá)...
異步復(fù)位同步釋放 首先要說一下同步復(fù)位與異步復(fù)位的區(qū)別。 同步復(fù)位是指復(fù)位信號在時鐘的上升沿或者下降沿才能起作用,而異步復(fù)位則是即時生效,與時鐘無關(guān)。異...
一種高速化和集成化的數(shù)據(jù)采集系統(tǒng)的設(shè)計
隨著嵌入式技術(shù)的飛速發(fā)展,對嵌入式系統(tǒng)的應(yīng)用需求也呈現(xiàn)出不斷增長的態(tài)勢,因此,嵌入式技術(shù)也相應(yīng)地取得了重要的進(jìn)展,系統(tǒng)設(shè)備不斷向高速化、集成化、低功耗的...
2012-05-17 標(biāo)簽:FPGAUSB2.0數(shù)據(jù)采集 2.7k 0
今天給大俠帶來的是一周掌握FPGA Verilog HDL 語法,今天開啟第二天。上一篇提到了整數(shù)型以及參數(shù)型,此篇我們繼續(xù)來看變量以及后續(xù)其他內(nèi)容,結(jié)...
2022-07-18 標(biāo)簽:fpga變量Verilog HDL 2.7k 0
解碼模塊的結(jié)構(gòu)原理及如何基于FPGA芯片實現(xiàn)設(shè)計
其中讀頭是整個系統(tǒng)的核心部分,控制整個識別過程中與標(biāo)簽之間的通信,并提供與后臺計算機的接口。天線用來發(fā)送射頻信號給電子標(biāo)簽,并把電子標(biāo)簽響應(yīng)的數(shù)據(jù)接收回...
基于FPGA的數(shù)字核脈沖分析器硬件設(shè)計方案
為了研究數(shù)字化γ能譜儀,本文提出一種基于FPGA的數(shù)字核脈沖分析器硬件設(shè)計方案,該方案采用現(xiàn)場可編程邏輯部件(FPGA),完成數(shù)字多道脈沖幅度分析儀的硬...
基于max7000芯片和可編程邏輯器件實現(xiàn)時間數(shù)字轉(zhuǎn)換電路的設(shè)計
時間數(shù)字轉(zhuǎn)換(tdc)技術(shù)原本是實驗核物理中的課題,隨著科學(xué)技術(shù)的不斷發(fā)展,精密時間測量數(shù)字化技術(shù)在高能物理、雷達(dá)、激光和聲納測距、通信測向、遙感成像等...
現(xiàn)場可編程門陣列(FPGA)被發(fā)現(xiàn)在眾多的原型和低到中等批量產(chǎn)品的心臟。 FPGA的主要優(yōu)點是在開發(fā)過程中的靈活性,簡單的升級路徑,更快地將產(chǎn)品推向市場...
基于FPGA硬件平臺的可重構(gòu)系統(tǒng)調(diào)度算法詳解
可重構(gòu)系統(tǒng)是指以軟件改變硬件結(jié)構(gòu)以實現(xiàn)具體應(yīng)用的計算平臺,一般由非柔性但可編程的處理器和柔性的以程序控制重構(gòu)的數(shù)字邏輯器件構(gòu)成。目前國內(nèi)外的可重構(gòu)系統(tǒng)...
AMD-Xilinx FPGA功耗優(yōu)化設(shè)計簡介
對于FPGA來說,設(shè)計人員可以充分利用其可編程能力以及相關(guān)的工具來準(zhǔn)確估算功耗,然后再通過優(yōu)化技術(shù)來使FPGA和相應(yīng)的硬件設(shè)計滿足其功耗方面的要求。
基于可編程邏輯器件和IPX2805實現(xiàn)SPI4.2接口電路的設(shè)計
SPI-4.2(System Packet Interface)是 OIF(Optical Internetworking Forum)定義的局部高速總...
賽靈思基于FPGA平臺的PFM電機控制方案有何優(yōu)勢?
PFM為什么是一種比PWM更好的電機控制算法?賽靈思基于PFM算法的電機控制方案到底有何優(yōu)勢?詳見本文分析...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |