完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>
標(biāo)簽 > fpga
FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。
文章：13039個 瀏覽：639869次 帖子：8010個
學(xué)習(xí)FPGA的經(jīng)驗和教訓(xùn)
FPGA簡單的說，就是現(xiàn)場可編程邏輯陣列。它的內(nèi)部是邏輯單元，它們之間可以用線連接，至于以怎樣的形式相連，則可以根據(jù)應(yīng)用者寫入的邏輯決定。每次布線都會重...
2018-04-24 標(biāo)簽：fpga 2.4k 0
基于FPGA芯片和RISC在圖像驅(qū)動中的應(yīng)用
EPXAl0單片集成了ARM核、高密度的FPGA、存儲器及接口和控制模塊，不僅簡化了ARM與FPGA之間的通訊，也使片外擴(kuò)展存儲器以及和外設(shè)通訊變得相對...
基于VHDL的串口RS232電路設(shè)計 隨著電子技術(shù)的發(fā)展，現(xiàn)場可編程門陣列 FPGA和復(fù)雜可編程邏輯器件CPLD的出現(xiàn)，使得電子系統(tǒng)的設(shè)計者利用與器件相...
動態(tài)測試因測試實施過程中被測系統(tǒng)處于運(yùn)行狀態(tài)，能夠較為準(zhǔn)確地反映系統(tǒng)實際運(yùn)行時的行為，因此在測試技術(shù)中成為最重要的測試手段之一。FPGA動態(tài)測試過程通常...
許多應(yīng)用處理器均需要現(xiàn)場可編程門陣列（FPGA）、專用集成電路（ASIC）和其它大功率中央處理器（CPU）等負(fù)載的電流快速變化。這些系統(tǒng)的電源要求特別注...
基于FPGA的移動目標(biāo)實時定位跟蹤系統(tǒng)
基于實時物體移動的靜態(tài)圖像背景中移動目標(biāo)檢測是計算機(jī)視覺領(lǐng)域的研究熱點，在安防、監(jiān)控、智能交通、機(jī)器智慧、以及軍事領(lǐng)域等社會生活和軍事防御等諸多領(lǐng)域都有...
2018-04-20 標(biāo)簽：fpga跟蹤系統(tǒng) 5.5k 0
fpga就業(yè)怎么樣_fpga工程師是青春飯嗎_fpga工程師發(fā)展前景
隨著科技的發(fā)展，技術(shù)提高產(chǎn)品性能要求越來越高，近幾年可編程的門陣列（FPGA）技術(shù)發(fā)展迅速，其高度的靈活性，使其在通信、數(shù)據(jù)處理、網(wǎng)絡(luò)、儀器、工業(yè)控制、...
零基礎(chǔ)學(xué)FPGA設(shè)計難嗎 FPGA基本知識介紹
很多初學(xué)者覺得學(xué)FPGA很難，需要很多的基礎(chǔ)，得懂VERILOG設(shè)計、會畫原理圖，會畫PCB，還有各種各樣不同接口，是這樣嗎？首先看數(shù)字電路，了解什么是...
2018-04-20 標(biāo)簽：fpga 3.2k 0
模塊劃分，顧名思義是指模塊的劃分。但是，明德?lián)P至簡設(shè)計法提出的模塊劃分，是廣義的“模塊劃分”。后續(xù)所提及的“模塊劃分”，不單單指模塊的劃分，還包括模塊劃...
模塊的模板包括了輸入輸出信號列表、信號定義，組合邏輯和時序邏輯等，這是一個模塊常用的組件。學(xué)員只需要理解各個部分的意義，按要求來填空就可以，完全沒有必要...
與傳統(tǒng)計時工具如鐘表日歷等相比，數(shù)字萬年歷具備精確度高、成本低廉、運(yùn)行穩(wěn)定、功能多樣等眾多優(yōu)點，因此國內(nèi)外許多設(shè)計人員先后進(jìn)行了相關(guān)設(shè)計開發(fā)。其中，基于...
基于fpga的數(shù)字時鐘設(shè)計應(yīng)用
本工程包括矩陣鍵盤和數(shù)碼管顯示模塊，共同實現(xiàn)一個帶有鬧鐘功能、可以設(shè)置時間的數(shù)字時鐘。具體功能如下：1. 數(shù)碼管可以顯示時十位、時個位、分十位、分個位、...
基于FPGA的籃球24秒倒計時系統(tǒng)設(shè)計
本工程包含了兩個按鍵和4位數(shù)碼管顯示，共同實現(xiàn)一個籃球24秒倒計時、并具有暫停和重新計數(shù)復(fù)位的功能。具體功能如下： 1. 數(shù)碼管顯示秒十位、秒個位、0...
VHDL和verilog各有優(yōu)點，選擇一個，建議選擇verilog。熟練使用設(shè)計軟件，知道怎樣編譯、仿真、下載等過程。起步階段不希望報一些培訓(xùn)班，除非你...
當(dāng)電源定序不當(dāng)時，就有可能發(fā)生閉鎖失靈或電流消耗過大的現(xiàn)象。如果兩個電源加到芯核接口和I/O接口上的電位不同時，就會出現(xiàn)觸發(fā)閉鎖。定序要求不相同的FPG...
2018-04-19 標(biāo)簽：fpga 1.5k 0
在Configuration d e vi ce 下拉列表框中根據(jù)實際設(shè)計選擇被編程目標(biāo)器件，對于EP3C8 選擇EPCS16 。這個型號根據(jù)板子上的型號選擇。
2018-04-27 標(biāo)簽：fpga 5.6k 0
fpga應(yīng)用領(lǐng)域_fpga應(yīng)用三個主要方向
本文首先介紹了fpga的優(yōu)勢及特點，其次介紹了fpga的應(yīng)用領(lǐng)域，最后闡述了fpga應(yīng)用的三個主要方向。
2018-04-18 標(biāo)簽：fpga 6.0萬 0
本文首先介紹了fpga的工作原理及特點，其次介紹了單片機(jī)的工作原理及特點，最后闡述了fpga和單片機(jī)的區(qū)別。
本文主要介紹的是FPGA的片上資源使用情況，分別是從組合邏輯及時序邏輯來詳細(xì)的分析。
基于FPGA為實現(xiàn)平臺的低功耗高速解碼器系統(tǒng)
在本文中，利用自編碼神經(jīng)網(wǎng)絡(luò)的編碼器對輸入數(shù)據(jù)進(jìn)行編碼，所得到隱含層的輸出數(shù)據(jù)稱為原始數(shù)據(jù)的編碼；該編碼數(shù)據(jù)經(jīng)過自編碼神經(jīng)網(wǎng)絡(luò)的解碼器實現(xiàn)數(shù)據(jù)解碼...
2018-04-18 標(biāo)簽：FPGA解碼器神經(jīng)網(wǎng)絡(luò) 5.3k 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
機(jī)器人發(fā)燒友
