完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:13041個(gè) 瀏覽:639917次 帖子:8010個(gè)
RISC-V 是一種基于精簡(jiǎn)指令集(RISC)原則的開源指令集架構(gòu)(ISA),其開放性和靈活性使其在嵌入式系統(tǒng)和計(jì)算應(yīng)用中得到了廣泛應(yīng)用。在 FPGA ...
傳統(tǒng)的平視顯示器需要一個(gè)平坦的透明表面,圖像投射到該表面上。如此平坦的表面只需要簡(jiǎn)單的梯形失真校正即可顯示干凈的圖像。在較新的架構(gòu)中,擋風(fēng)玻璃本身將用作...
基于FPGA的邏輯功能實(shí)現(xiàn)高速大容量存儲(chǔ)系統(tǒng)的設(shè)計(jì)
在測(cè)量技術(shù)中,高速數(shù)字?jǐn)z像機(jī)所拍攝到的大量數(shù)字圖像需要高速、大容量的圖像存儲(chǔ)設(shè)備來(lái)實(shí)時(shí)快速地存儲(chǔ)。用傳統(tǒng)的磁帶方式來(lái)記錄數(shù)據(jù),其效率和安全性不高;靜態(tài)存...
近幾年,超寬帶(UWB)無(wú)線通信系統(tǒng)在短距通信領(lǐng)域中越來(lái)越受到人們的重視。它具有許多獨(dú)特的優(yōu)點(diǎn),如通信容量大、低截獲/檢測(cè)概率、頻帶寬、強(qiáng)抗多徑干擾能力...
2020-07-30 標(biāo)簽:fpga無(wú)線通信通信系統(tǒng) 1.8k 0
基于FPGA的圖神經(jīng)網(wǎng)絡(luò)加速器解決方案
得益于大數(shù)據(jù)的興起和計(jì)算能力的快速提升,機(jī)器學(xué)習(xí)技術(shù)近年來(lái)經(jīng)歷了革命性的發(fā)展。
2024-11-15 標(biāo)簽:FPGA加速器神經(jīng)網(wǎng)絡(luò) 1.8k 0
FPGA技術(shù),即現(xiàn)場(chǎng)可編程門陣列技術(shù),是一種在可編程邏輯器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路,既解決了定制...
電子設(shè)備在工作期間所消耗的電能,比如射頻功放,F(xiàn)PGA芯片,電源類產(chǎn)品,除了有用功外,大部分轉(zhuǎn)化成熱量散發(fā)。電子設(shè)備產(chǎn)生的熱量,使內(nèi)部溫度迅速上升,如果...
FPGA設(shè)計(jì)面臨的挑戰(zhàn)和解決方案
設(shè)計(jì)可靠的可編程邏輯門陣列(FPGA)對(duì)于不容故障的系統(tǒng)來(lái)說(shuō)是一項(xiàng)具有挑戰(zhàn)性的任務(wù)。本文介紹FPGA設(shè)計(jì)的復(fù)雜性,重點(diǎn)關(guān)注如何在提高可靠性的同時(shí)管理隨之...
2024-08-06 標(biāo)簽:FPGAFPGA設(shè)計(jì)可編程邏輯門陣列 1.8k 0
基于EP9315處理器和Linux系統(tǒng)實(shí)現(xiàn)PC/104總線控制器的設(shè)計(jì)
目前的ARM處理器已經(jīng)適合應(yīng)用于數(shù)控系統(tǒng)。ARM處理器的成本低而且種類多。主頻能夠滿足數(shù)控領(lǐng)域需求而且功耗比較低,無(wú)需使用風(fēng)扇,提高了系統(tǒng)的可靠性。帶有...
FPGA器件選型的7個(gè)原則:器件供貨渠道和開發(fā)工具的支持、器件的硬件資源、器件的電氣接口標(biāo)準(zhǔn)、器件的速度等級(jí)、器件的穩(wěn)定等級(jí)、器件的封裝和器件的價(jià)格。
2017-02-11 標(biāo)簽:FPGA 1.8k 0
基于TMS3206713B和CycloneIII系列FPGA實(shí)現(xiàn)多路差分信號(hào)采集系統(tǒng)設(shè)計(jì)
該系統(tǒng)可以實(shí)現(xiàn)32個(gè)通道單端信號(hào)或16個(gè)通道差分信號(hào)的采集輸入,由DSP控制輸入信號(hào)是單端信號(hào)還是差分信號(hào),以及各自使能輸入的通道,其中單端信號(hào)最多使能...
FPGA是一種集成電路,包含許多(64至10,000多個(gè))相同的邏輯單元,可以將它們視為標(biāo)準(zhǔn)組件。每個(gè)邏輯單元可以獨(dú)立承擔(dān)一組有限的個(gè)性中的任何一個(gè)...
當(dāng)一家公司決定研發(fā)一款芯片時(shí),起初架構(gòu)師和幾位頂層設(shè)計(jì)一起創(chuàng)建一些需求、規(guī)范文檔。
FPGA的設(shè)計(jì)流程包括算法設(shè)計(jì)、代碼仿真以及設(shè)計(jì)、板機(jī)調(diào)試,設(shè)計(jì)者以及實(shí)際需求建立算法架構(gòu),利用EDA建立設(shè)計(jì)方案或HD編寫設(shè)計(jì)代碼,通過(guò)代碼仿真保證設(shè)...
基于TMS320C6713和EP2C5 FPGA實(shí)現(xiàn)實(shí)時(shí)視頻圖像加密系統(tǒng)的設(shè)計(jì)
流加密的密鑰是利用兩個(gè)不同的一維逐段性混沌映射x1(i+1)=F1(x1(i),p1),x2(i+1)=F2(x2(i),p2)來(lái)生成x1(i+1)和x...
米爾ARM+FPGA架構(gòu)開發(fā)板PCIE2SCREEN示例分析與測(cè)試
本次測(cè)試內(nèi)容為基于ARM+FPGA架構(gòu)的米爾MYD-JX8MMA7開發(fā)板其ARM端的測(cè)試?yán)蘰cie2screen并介紹一下FPGA端程序的修改。
2023-07-08 標(biāo)簽:fpga米爾PCIE2SCREEN 1.8k 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |