完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:13039個(gè) 瀏覽:639813次 帖子:8010個(gè)
EDA的設(shè)計(jì)流程及其工具的PPT文檔詳細(xì)介紹
EDA是電子設(shè)計(jì)自動化(Electronics Design Automation)的縮寫,在20世紀(jì)60年代中期從計(jì)算機(jī)輔助設(shè)計(jì)(CAD)、計(jì)算機(jī)輔助...
計(jì)算器是設(shè)計(jì)中經(jīng)常用到的一個(gè)操作軟件,設(shè)計(jì)和學(xué)習(xí)計(jì)算器使我們親密的聯(lián)系所學(xué)的各模塊, 對我們的學(xué)習(xí)有很大的幫助和提升。希望大家來學(xué)習(xí)
1553B總線如何通過FPGA編程實(shí)現(xiàn)遠(yuǎn)程終端通信設(shè)計(jì)
現(xiàn)代飛機(jī)典型的航電系統(tǒng)及1553B 總線應(yīng)用框圖如圖1所示.1553B總線采用指令/ 響應(yīng)型通信協(xié)議,構(gòu)成1553B 總線傳輸協(xié)議有三要素:命令字.數(shù)據(jù)...
FPGA加速卡的PCB設(shè)計(jì)注意事項(xiàng)
本應(yīng)用筆記概述了PCI Express卡機(jī)電規(guī)范修訂版3.0定義的加速卡外形尺寸。它解決了印刷電路板 (PCB) 設(shè)計(jì)挑戰(zhàn),從堆疊設(shè)計(jì)到介電材料選擇,再...
2023-10-30 標(biāo)簽:fpgaXilinxPCB設(shè)計(jì) 1.0萬 0
音頻總線I2S協(xié)議:I2S收發(fā)模塊FPGA的仿真設(shè)計(jì)
1 概述 I2S(Inter—IC Sound)總線, 又稱 集成電路內(nèi)置音頻總線,是飛利浦公司為數(shù)字音頻設(shè)備之間的音頻數(shù)據(jù)傳輸而制定的一種總線標(biāo)準(zhǔn),該...
大數(shù)據(jù)技術(shù)如何進(jìn)行融合發(fā)展
當(dāng)前,全球大數(shù)據(jù)正進(jìn)入加速發(fā)展時(shí)期,技術(shù)產(chǎn)業(yè)與應(yīng)用創(chuàng)新不斷邁向新高度。大數(shù)據(jù)通過數(shù)字化豐富要素供給,通過網(wǎng)絡(luò)化擴(kuò)大組織邊界,通過智能化提升產(chǎn)出效能,成為...
2019-12-21 標(biāo)簽:FPGA數(shù)據(jù)庫大數(shù)據(jù) 1.0萬 0
【ZYNQ Ultrascale+ MPSOC FPGA教程】第十二章RS422實(shí)驗(yàn)
本章利用AN3485模塊實(shí)現(xiàn)RS422接口數(shù)據(jù)傳輸。關(guān)于模塊,在前面的RS232實(shí)驗(yàn)中已經(jīng)介紹過,本實(shí)驗(yàn)不再贅述。RS422與RS232在與FPGA的連...
通過AI嵌入實(shí)現(xiàn)EV范圍提高多達(dá)12%
Pre-Switch通過將AI嵌入到FPGA中來解決這一挑戰(zhàn),該FPGA用于精確控制輔助諧振晶體管的時(shí)序,如圖1所示為S1和S2。
2021-03-16 標(biāo)簽:fpgaAI開關(guān)損耗 1.0萬 0
上一期的學(xué)習(xí)中,我們系統(tǒng)性地介紹了PYNQ與ZYNQ地區(qū)別與聯(lián)系。PYNQ = Python + ZYNQ,即將ZYNQ部分功能的Python化,直接調(diào)...
QDR SRAM接口FPGA詳細(xì)Verilog代碼分享
QDR SRAM介紹 QDR 具有獨(dú)立的讀、寫數(shù)據(jù)通路,均使用DDR,在每個(gè)時(shí)鐘周期內(nèi)會傳輸四個(gè)總線寬度的數(shù)據(jù) (兩個(gè)讀和兩個(gè)寫),這就是QDR四倍數(shù)據(jù)...
【FPGA ZYNQ Ultrascale+ MPSOC教程】33.BRAM實(shí)現(xiàn)PS與PL交互
有時(shí)CPU需要與PL進(jìn)行小批量的數(shù)據(jù)交換,可以通過BRAM模塊,也就是Block RAM實(shí)現(xiàn)此要求。本章通過Zynq的GP Master接口讀寫PL端的...
以下是筆者一些關(guān)于FPGA功耗估計(jì)和如何進(jìn)行低功耗設(shè)計(jì)的知識。##關(guān)于FPGA低功耗設(shè)計(jì),可從兩方面著手:1)算法優(yōu)化;2)FPGA資源使用效率優(yōu)化。
龍芯處理器IP核的FPGA驗(yàn)證平臺設(shè)計(jì)
本文利用Altera公司的FPGA開發(fā)工具對皋于國產(chǎn)龍芯I號處理器IP核的SoC芯片進(jìn)行ASIC流片前的系統(tǒng)驗(yàn)證,全實(shí)時(shí)方式運(yùn)行協(xié)同設(shè)計(jì)所產(chǎn)生的硬件代碼...
采用FPGA技術(shù)的無損圖像壓縮系統(tǒng)實(shí)現(xiàn)方案
隨著信息技術(shù)的巨大革新,數(shù)據(jù)存儲和傳輸開始在人類生活中變得越來越重要,數(shù)據(jù)壓縮技術(shù)因而應(yīng)運(yùn)而生,它不僅能減少數(shù)據(jù)存儲所需的空間還可以緩解傳輸帶寬的壓力。...
關(guān)于FPGA時(shí)序以及時(shí)序收斂的基本概念詳解
FPGA器件的需求取決于系統(tǒng)和上下游(upstream and downstrem)設(shè)備。我們的設(shè)計(jì)需要和其他的devices進(jìn)行數(shù)據(jù)的交互,其他的d...
ModelSim是工業(yè)界最優(yōu)秀的語言仿真器,它提供最友好的調(diào)試環(huán)境,是作FPGA、ASIC設(shè)計(jì)的RTL級和門級電路仿真的首選。它支持PC和UNIX、LI...
【紫光同創(chuàng)國產(chǎn)FPGA教程】【第十六章】SOBEL邊緣檢測例程
在圖像中,“邊緣”指的是臨界的意思。一幅圖像的“臨界”表示為圖像上亮度顯著變化的地方,邊緣指的是一個(gè)區(qū)域的結(jié)束,也是另一個(gè)區(qū)域的開始?!斑吘夵c(diǎn)”指的是圖...
信號完整性“案例:錯(cuò)誤的設(shè)計(jì)帶來的驅(qū)動能力問題”
找到問題根源后,根據(jù)測量結(jié)果修改 DSP 對 FLASH 空間的異步時(shí)序配置,以保證足夠的裕量,問題便迎刃而解了。在一個(gè)總線頻率超過 50MHz 的處理...
一種基于FPGA的數(shù)字分頻器設(shè)計(jì)詳解
隨著集成電路技術(shù)的快速發(fā)展,半導(dǎo)體存儲、微處理器等相關(guān)技術(shù)的發(fā)展得到了飛速發(fā)展。FPGA以其可靠性強(qiáng)、運(yùn)行快、并行性等特點(diǎn)在電子設(shè)計(jì)中具有廣泛的意義。
Arduino環(huán)境中的FPGA:模塊支持預(yù)配置和定制IP
現(xiàn)在,全球成千上萬的設(shè)計(jì)人員、工程師、開發(fā)人員、DIY 愛好者和創(chuàng)客都在使用 Arduino 開發(fā)板系列的不同版本,為各種各樣的應(yīng)用開發(fā)嵌入式系統(tǒng)。由于...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |