完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:13039個(gè) 瀏覽:639864次 帖子:8010個(gè)
今天給大俠帶來(lái)基于 FPGA 的圖像邊緣檢測(cè)設(shè)計(jì),話不多說(shuō),上貨。 設(shè)計(jì)流程如下:mif文件的制作→?調(diào)用 ip 核生成rom以及仿真注意問(wèn)題→?灰度處...
空中客車使用MATLAB設(shè)計(jì)基于FPGA的機(jī)載深度學(xué)習(xí)處理器
現(xiàn)代空間飛行器必須持續(xù)監(jiān)控遙測(cè)數(shù)據(jù),并檢測(cè)或預(yù)測(cè)傳感器數(shù)據(jù)中的任何異常行為。
基于復(fù)雜可編程邏輯器件實(shí)現(xiàn)示波器峰峰值采樣快速顯示系統(tǒng)的設(shè)計(jì)
近年來(lái),隨著電子技術(shù)的飛速發(fā)展,復(fù)雜可編程邏輯器件(CPLD)得到了越來(lái)越廣泛的應(yīng)用。CPLD由一個(gè)“門”陣列和一個(gè)“或”陣列組成,任意一個(gè)組合邏輯都可...
FPGA的結(jié)構(gòu)特點(diǎn)與開(kāi)發(fā)
我這個(gè)題目想說(shuō)明的是,F(xiàn)PGA的內(nèi)部的有其相應(yīng)的Fabric,如何在開(kāi)發(fā)過(guò)程中最好最大限度的使用它。
“全局時(shí)鐘和第二全局時(shí)鐘資源”是FPGA同步設(shè)計(jì)的一個(gè)重要概念。合理利用該資源可以改善設(shè)計(jì)的綜合和實(shí)現(xiàn)效果;如果使用不當(dāng),不但會(huì)影響設(shè)計(jì)的工作頻率和穩(wěn)定...
基于XC2V2000和TMS320C6414芯片實(shí)現(xiàn)實(shí)時(shí)紅外圖像處理系統(tǒng)的設(shè)計(jì)
紅外熱成像技術(shù)在軍事領(lǐng)域得到廣泛的應(yīng)用。但是通常的熱成像系統(tǒng)的瞬時(shí)視場(chǎng)都很小,為了擴(kuò)大視界通常采用光機(jī)掃描機(jī)構(gòu),掃描機(jī)構(gòu)的引入使得系統(tǒng)結(jié)構(gòu)復(fù)雜化。而且由...
雖然 FPGA 可使用 Verilog 或 VHDL 等低層次硬件描述語(yǔ)言 (HDL) 來(lái)編程,但現(xiàn)在已有多種高層次綜合 (HLS) 工具可以采用以 C...
FPGA設(shè)計(jì)的常用基本時(shí)序路徑分析
該條路徑包括了觸發(fā)器內(nèi)部clock-to-Q的延遲,觸發(fā)器之間的由組合邏輯造成的路徑延遲以及目標(biāo)觸發(fā)器的建立時(shí)間,其延時(shí)是數(shù)據(jù)從源觸發(fā)器開(kāi)始,在下一個(gè)時(shí)...
基于FPGA加速的bird-oid object算法實(shí)現(xiàn)
Bird-oid object 簡(jiǎn)稱Boids模型,是美國(guó)的一個(gè)圖形計(jì)算機(jī)科學(xué)家Craig Reynolds在 1986 年開(kāi)發(fā)出來(lái)的。
小眼睛FPGA盤古100K開(kāi)發(fā)板概述 盤古100(MES100P) 開(kāi)發(fā)板是 小眼睛FPGA 基于多年在FPGA領(lǐng)域開(kāi)發(fā)經(jīng)驗(yàn),及多個(gè)業(yè)務(wù)場(chǎng)景的應(yīng)用特點(diǎn),...
2023-06-14 標(biāo)簽:fpga開(kāi)發(fā)板小眼睛科技 1.6k 0
FPGA設(shè)計(jì)全流程:ModelsimSynplify.ProISE
介紹如何編譯HDL必須的Xilinx庫(kù)和結(jié)構(gòu)仿真。創(chuàng)建將被編譯庫(kù)的目錄在編譯庫(kù)之前,最好先建立一個(gè)目錄(事實(shí)上必須建立一個(gè)目錄),步驟如下
2017-02-11 標(biāo)簽:FPGAFPGA設(shè)計(jì)Xilinx 1.6k 0
至簡(jiǎn)設(shè)計(jì)法:程序設(shè)計(jì)(2)
由潘文明先生開(kāi)創(chuàng)的IC/FPGA至簡(jiǎn)設(shè)計(jì)法,具備劃時(shí)代的意義。這種設(shè)計(jì)方法不僅將IC/FPGA學(xué)習(xí)難度降到了最低,同時(shí)將設(shè)計(jì)過(guò)程變得簡(jiǎn)單,并規(guī)范了代碼避...
鋯石FPGA A4_Nano開(kāi)發(fā)板視頻:多終端點(diǎn)歌系統(tǒng)項(xiàng)目分析
點(diǎn)歌系統(tǒng)中的專業(yè)版被廣泛應(yīng)用于ktv、酒店、酒吧等娛樂(lè)場(chǎng)所中,它是全電腦自動(dòng)操作,無(wú)需DJ操作,無(wú)需換碟、換節(jié)目、無(wú)盤片磨損之憂,不存在花碟、死機(jī)等現(xiàn)像。
2019-09-24 標(biāo)簽:fpga電腦點(diǎn)歌系統(tǒng) 1.6k 0
基于Virtex-6FPGA芯片的PCIExpress高速數(shù)據(jù)采集設(shè)計(jì)
隨著計(jì)算機(jī)技術(shù)的發(fā)展,以及大數(shù)據(jù)量交互的需要,硬件系統(tǒng)對(duì)PC總線傳輸速率、數(shù)據(jù)完整性提出了越來(lái)越高的應(yīng)用要求。傳統(tǒng)的PCI總線技術(shù)雖然經(jīng)過(guò)不斷的改進(jìn),...
2018-07-19 標(biāo)簽:FPGA數(shù)據(jù)采集PCIE 1.6k 0
開(kāi)放式FPGA實(shí)現(xiàn)儀器的各種特性
在高產(chǎn)量生產(chǎn)線的末端生產(chǎn)測(cè)試中,測(cè)試時(shí)間分秒必爭(zhēng)。當(dāng)生產(chǎn)線的測(cè)試速率與生產(chǎn)速率相匹配時(shí),生產(chǎn)效率達(dá)到最大。如果無(wú)法實(shí)現(xiàn)這一匹配,則必須采用創(chuàng)新的技術(shù)來(lái)縮...
2018-03-16 標(biāo)簽:fpga 1.6k 0
DPU目前分為SoC(Arm與ASIC協(xié)同架構(gòu))、FPGA、ASIC三種主要技術(shù)形態(tài)。基于FPGA的DPU擁有最佳的靈活性,但吞吐量、功耗在一定程度上受到限制。
AMD-XilinxFPGA解決傳輸中的信號(hào)完整性方案
LPM模式下應(yīng)用接收的線性濾波器,可衰減低頻信號(hào)分量,放大奈奎斯特頻率附近的分量,并衰減更高頻率,這樣就抵消了通道的低通特性。
2022-12-01 標(biāo)簽:fpgapcb信號(hào)完整性 1.6k 0
現(xiàn)場(chǎng)可編程門陣列(FPGA)的起源可以追溯到20世紀(jì)80年代,從可編程邏輯器件(PLD)演變而來(lái)。自此之后,F(xiàn)PGA資源、速度和效率都得到快速改善,使F...
2022-08-09 標(biāo)簽:fpgaadi電源系統(tǒng) 1.6k 0
鋯石FPGA A4_Nano開(kāi)發(fā)板視頻:SignalTap II軟件使用講解
SignalTap II全稱SignalTap II Logic Analyzer是第二代系統(tǒng)級(jí)調(diào)試工具,可以捕獲和顯示實(shí)時(shí)信號(hào),觀察在系統(tǒng)設(shè)計(jì)中的硬件...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |