完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:13039個(gè) 瀏覽:639813次 帖子:8010個(gè)
FPGA中有狀態(tài)表項(xiàng)的存儲(chǔ)與管理
一篇2014年的論文:《CACHE FOR FLOW CONTENT: SOLUTION TODEPENDENT PACKET PROCESSING I...
一、通過命令行燒寫 參考文檔Efinity Programmer User Guide部分,內(nèi)容如下: 具體操作如下: Efinity版本?:2024....
2025-06-12 標(biāo)簽:FPGAprogrammer易靈思 1.2k 0
FPGA可以用來對(duì)FPGA EDA進(jìn)行加速設(shè)計(jì)
這本書研究了加速EDA算法的硬件平臺(tái),如ASIC,F(xiàn)PGA和GPU。覆蓋范圍包括討論在何種條件下使用一個(gè)平臺(tái)優(yōu)于另一個(gè)平臺(tái),例如,當(dāng)EDA問題具有高度的...
NVMe IP高速傳輸卻不依賴XDMA設(shè)計(jì)之三:系統(tǒng)架構(gòu)
所設(shè)計(jì)的新系統(tǒng)架構(gòu)中,Nvme over PCIe IP通過 PCIe 3.0x4 接口連接 NVMe固態(tài)硬盤, 并提供 AXI4-Lite 接口用于系...
工業(yè)以太網(wǎng)是基于傳統(tǒng)以太網(wǎng)通信技術(shù),針對(duì)工業(yè)自動(dòng)化場(chǎng)景需求進(jìn)行優(yōu)化和擴(kuò)展的專用網(wǎng)絡(luò)通信體系。它通過增強(qiáng)實(shí)時(shí)性、可靠性、抗干擾能力及環(huán)境適應(yīng)性,滿足工業(yè)控...
引言:7系列FPGA具有多個(gè)時(shí)鐘路由資源,以支持各種時(shí)鐘方案和要求,包括高扇出、短傳播延遲和極低的偏移。
2022-07-22 標(biāo)簽:fpgapcb時(shí)鐘緩沖器 1.2k 0
USB 頻譜分析儀的性能差異很大。在低端,它們相對(duì)簡(jiǎn)單,提供非常低的成本和基本性能。在高端,許多測(cè)試儀器可以與更大、更昂貴的測(cè)試儀器競(jìng)爭(zhēng)。一些 USB ...
使用Altera CycloneIIEP2C35評(píng)估板實(shí)現(xiàn)UPFC控制器IP核的設(shè)計(jì)
UPFC控制器的IP主要用來輸出3路相位分別相差2π/3的正弦波形數(shù)據(jù)和3路相位分別相差2π/3的三角載波波形數(shù)據(jù)。由于UPFC控制系統(tǒng)采用SPWM調(diào)制...
在仿真的時(shí)候會(huì)實(shí)時(shí)打印DUT和參考模型的結(jié)果是否比對(duì)成功。因?yàn)樵O(shè)置了DUT和參考模型的結(jié)果之間的閾值為5,所以當(dāng)兩者差值在5以內(nèi)時(shí)都會(huì)打印sim suc...
基于LTC2972的FPGA電源系統(tǒng)管理解決方案
現(xiàn)場(chǎng)可編程門陣列(FPGA)的起源可以追溯到20世紀(jì)80年代,從可編程邏輯器件(PLD)演變而來。自此之后,F(xiàn)PGA資源、速度和效率都得到快速改善,使F...
2022-09-26 標(biāo)簽:fpga電源系統(tǒng) 1.2k 0
首先要將安裝的ModelSim目錄下的ModelSim.ini屬性設(shè)置為存檔類型(去掉只讀)
2017-02-11 標(biāo)簽:FPGA 1.2k 0
利用EasyGo DeskSim快速實(shí)現(xiàn)信號(hào)輸出
EasyGo DeskSim是一款配置型的實(shí)時(shí)仿真軟件,它允許用戶將 Simulink 算法程序快速部署到 EasyGo 實(shí)時(shí)仿真機(jī)上。實(shí)時(shí)仿真機(jī)支持選...
采取FPGA對(duì)IEC61499的功能塊進(jìn)行加速
早期的PLC 是使用繼電器實(shí)現(xiàn)邏輯控制的。也就是說,它們完全是硬件實(shí)現(xiàn)的。當(dāng)微處理器出現(xiàn)之后,PLC 內(nèi)部使用了CPU和程序來實(shí)現(xiàn)控制邏輯。
利用可編程系統(tǒng)單芯片設(shè)計(jì)和研發(fā)復(fù)雜的混合信號(hào)系統(tǒng)
為了因應(yīng)市場(chǎng)對(duì)于較高性能、較小的系統(tǒng)尺寸及降低成本和電源的需求,系統(tǒng)設(shè)計(jì)者正將較高層級(jí)的混合信號(hào)功能整合在他們的系統(tǒng)單芯片(SoC)設(shè)計(jì)中。隨著這些So...
fpga入門的基礎(chǔ)知識(shí) FPGA零基礎(chǔ)學(xué)習(xí)IIC協(xié)議驅(qū)動(dòng)設(shè)計(jì)
根據(jù)時(shí)序參數(shù),決定將IIC的速率定為50KHz。發(fā)送時(shí),數(shù)據(jù)改變?cè)赟CL的低電平的正中間;讀取時(shí),在SCL高電平的正中間進(jìn)行讀取。
當(dāng)以太網(wǎng)接口的速率提升到100G以上后,用傳統(tǒng)FPGA來實(shí)現(xiàn)對(duì)應(yīng)的數(shù)據(jù)處理時(shí),一定會(huì)遇到總線效率的問題。本文就分享團(tuán)隊(duì)對(duì)大位寬高速數(shù)據(jù)處理時(shí)采用的分段總...
FPGA時(shí)序約束一如何查看具體錯(cuò)誤的時(shí)序路徑
時(shí)間裕量包括建立時(shí)間裕量和保持時(shí)間裕量(setup slack和hold slack)。從字面上理解,所謂“裕量”即富余的、多出的。什么意思呢?即保持最...
2022-08-04 標(biāo)簽:fpga 1.2k 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |