完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:13039個(gè) 瀏覽:639829次 帖子:8010個(gè)
高性能計(jì)算、金融領(lǐng)域應(yīng)用和低延時(shí)交易的FPGA解決方案
無論您的設(shè)計(jì)在硬件上遇到什么工程問題,我們的FPGA平臺(tái)都可以比市場(chǎng)上其他任何FPGA平臺(tái)提供更快的速度,更好地解決工程問題。 無論是高性能計(jì)算,低延遲...
做芯片主要的缺點(diǎn)是投資大、時(shí)間周期長(zhǎng),芯片做好后里面的邏輯就不能修改。人工智能的算法一直在快速迭代,而做芯片至少要一兩年的時(shí)間,意味著只能支持舊的架構(gòu)和...
基于FPGA的PCIe設(shè)備如何才能滿足PCIe設(shè)備的啟動(dòng)時(shí)間的要求?
根據(jù)PCIe的協(xié)議,當(dāng)設(shè)備啟動(dòng)后,PCIe設(shè)備必須滿足啟動(dòng)時(shí)間的要求,即上電后100ms內(nèi),完成PCIe設(shè)備的初始化。如果不能滿足PCIe設(shè)備啟動(dòng)時(shí)間的...
LTpowerCAD 可用來為各個(gè)電壓軌提供電源解決方案。它還提供一系列參考設(shè)計(jì),以讓設(shè)計(jì)人員快速入門。LTpowerCAD 可以從 ADI 公司網(wǎng)站免費(fèi)下載。
FPGA開發(fā)之算法開發(fā)System Generator
現(xiàn)在的FPGA算法的實(shí)現(xiàn)有下面幾種方法: 1. Verilog/VHDL 語言的開發(fā) ; 2. system Generator; 3. ImpulsC...
Head Unit 的主機(jī)的系統(tǒng)架構(gòu)全面解析
MGU 是由哈曼生產(chǎn),這個(gè)系統(tǒng)是和 RAM(Receiver Audio Module)一起使用的,是由 1 塊主板組成。
所謂的AI芯片,一般是指針對(duì)AI算法的ASIC(專用芯片)。傳統(tǒng)的CPU、GPU都可以拿來執(zhí)行AI算法,但是速度慢,性能低,無法實(shí)際商用。
【紫光同創(chuàng)國(guó)產(chǎn)FPGA教程】【第四章】PDS下PLL實(shí)驗(yàn)
很多初學(xué)者看到板上只有一個(gè)50Mhz時(shí)鐘輸入的時(shí)候都產(chǎn)生疑惑,時(shí)鐘怎么才50Mhz?如果要工作在100Mhz、150Mhz怎么辦?在很多FPGA芯片內(nèi)部...
淺談UART通信協(xié)議 UART接收數(shù)據(jù)時(shí)序設(shè)計(jì)
UART通信的一幀一般由11到12位數(shù)據(jù)組成。1bit的起始位,檢測(cè)為低電平表示數(shù)據(jù)開始傳輸;緊接著8bits的數(shù)據(jù);然后是1bit的奇偶校驗(yàn)位,可以是...
基于ARM+FPGA的大屏幕顯示器控制系統(tǒng)設(shè)計(jì)
隨著計(jì)算機(jī)和半導(dǎo)體技術(shù)的發(fā)展,LED大屏幕顯示系統(tǒng)成為集計(jì)算機(jī)控制、視頻、光電子、微電子、通信、數(shù)字圖像處理技術(shù)為一體的顯示設(shè)備。##系統(tǒng)軟件設(shè)計(jì)。
2014-07-30 標(biāo)簽:FPGAARMLED技術(shù) 9.2k 0
我們決定創(chuàng)建一個(gè) Word Color Match (單詞顏色配對(duì)) 游戲。液晶顯示器有一個(gè)RGB可調(diào)背光,這是游戲的重要組成部分。每當(dāng)背景顏色與顯示的...
FPGA配置方式靈活多樣,根據(jù)芯片是否能夠自己主動(dòng)加載配置數(shù)據(jù)分為主模式、從模式以及JTAG模式。典型的主模式都是加載片外非易失( 斷電不丟數(shù)據(jù)) 性存...
LVDS長(zhǎng)線傳輸方案的優(yōu)點(diǎn)及應(yīng)用前景
某飛行器發(fā)射前,需測(cè)試飛行器各項(xiàng)參數(shù),參數(shù)測(cè)試是通過數(shù)據(jù)記錄器記錄飛行器數(shù)據(jù)并傳至地面測(cè)試臺(tái)。測(cè)試過程中,為了保證測(cè)試人員人身安全,飛行器和地面測(cè)試臺(tái)間...
2019-01-15 標(biāo)簽:fpga驅(qū)動(dòng)器接收器 9.2k 0
有些FPGA學(xué)習(xí)者,看Xilinx的Datasheet會(huì)注意到Xilinx的FPGA沒有PLL,其實(shí)DCM就是時(shí)鐘管理單元。 1、DCM概述 DCM內(nèi)部...
2018-05-25 標(biāo)簽:FPGA 9.2k 0
進(jìn)一步查找原因,確定究竟是FPGA的哪個(gè)Bank的電源出現(xiàn)了短路,連續(xù)測(cè)量了好幾個(gè)FPGA芯片,發(fā)現(xiàn)都是Bank5的問題;
Verilog如何編程?Verilog編程知識(shí)點(diǎn)總結(jié)
FPGA的設(shè)計(jì)就是將自己想要實(shí)現(xiàn)的邏輯通過計(jì)算機(jī)能夠理解的語言描述出來,并讓計(jì)算機(jī)根據(jù)FPGA內(nèi)部的資源生成
在FPGA上實(shí)現(xiàn)自行FIFO設(shè)計(jì)的方法
設(shè)計(jì)工程師通常在FPGA上實(shí)現(xiàn)FIFO(先進(jìn)先出寄存器)的時(shí)候,都會(huì)使用由芯片提供商所提供的FIFO。但是,由于其通用性使得其針對(duì)性變差,某些情況下會(huì)變...
一、基本概念 最熟悉的兩個(gè)詞語應(yīng)該是RAM與ROM,RAM(Random Access Memory)的全名為隨機(jī)存取記憶體,它相當(dāng)于PC機(jī)上的移動(dòng)存儲(chǔ)...
卷積碼編碼及譯碼實(shí)驗(yàn) 淺談卷積編碼下的FPGA實(shí)現(xiàn)
卷積編碼是現(xiàn)代數(shù)字通信系統(tǒng)中常見的一種前向糾錯(cuò)碼,區(qū)別于常規(guī)的線性分組碼,卷積編碼的碼字輸出不僅與當(dāng)前時(shí)刻的信息符號(hào)輸入有關(guān),還與之前輸入的信息符號(hào)有關(guān)。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |