完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>
標(biāo)簽 > fpga
FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。
文章：13044個 瀏覽：639999次 帖子：8011個
二級觸發(fā)器同步后，第二季觸發(fā)器的輸出基本上是穩(wěn)定值。后續(xù)邏輯根據(jù)穩(wěn)定值，會有穩(wěn)定的行為。這就是追求的系統(tǒng)穩(wěn)定性。
揭開Altera公司支持OpenCL的設(shè)計工具的神秘面紗
美國Altera公司將于2013年內(nèi)開始面向普通用戶提供可自動由按照異構(gòu)計算標(biāo)準(zhǔn)規(guī)格“Open-CL”編寫的程序生成FPGA專用電路的工具“Altera...
Profibus協(xié)議的結(jié)構(gòu)以O(shè)SI為參考模型，DP使用第1層、第2層和用戶接口，第3層到第7層未加以描述。一個DP系統(tǒng)既可以是一個單主站結(jié)構(gòu)，也可以是一...
FPGA的深度學(xué)習(xí)加速器有怎樣的挑戰(zhàn)和機(jī)遇
FPGA 的神經(jīng)網(wǎng)絡(luò)加速器如今越來越受到 AI 社區(qū)的關(guān)注，本文對基于 FPGA 的深度學(xué)習(xí)加速器存在的機(jī)遇與挑戰(zhàn)進(jìn)行了概述。近年來，神經(jīng)網(wǎng)絡(luò)在各種領(lǐng)域...
關(guān)于Virtex和Kintex UltraScale架構(gòu)的FPGA和Vivado開發(fā)工具的機(jī)構(gòu)要點
基于UltraScale架構(gòu)的FPGA實現(xiàn)數(shù)據(jù)傳輸機(jī)制是通過將高性能的并行專用IO接口和高速的串行收發(fā)器結(jié)合起來實現(xiàn)的，UltraScale架構(gòu)的串行...
2018-06-11 標(biāo)簽：fpga集成模塊ultrascale架構(gòu) 7k 0
傳統(tǒng)的Flash讀寫是通過CPU軟件編程實現(xiàn)，其讀寫速度較慢，且占用CPU資源，另外由于Flash芯片本身功能指令較多，使得對芯片進(jìn)行直接操作變得非常困...
本文將討論使用 SoM 來開發(fā)嵌入式系統(tǒng)的優(yōu)勢，這些系統(tǒng)需要借由 FPGA 提供更高的處理能力。本文還將介紹各種不同的 FPGA SoM，并討論它們在嵌...
早期的CPU都采用CISC結(jié)構(gòu)，如IBM的System360、Intel的8080和8086系列、Motorola的68000系列等。這與當(dāng)時的時代特點...
FPGA學(xué)習(xí)筆記：FIFO IP核的使用方法
FIFO（First In First Out， 先入先出 ），是一種數(shù)據(jù)緩沖器，用來實現(xiàn)數(shù)據(jù)先入先出的讀寫方式。數(shù)據(jù)按順序?qū)懭?FIFO，先被寫入的數(shù)...
UltraScale– UltraScale FPGA中IODelay相比7Series FPGA的改變
IODelay是Xilinx FPGA IO結(jié)構(gòu)內(nèi)，一個很有用處的單元，至少從Spartan6/Virtex5時代開始，就已經(jīng)集成了這一技術(shù)，在很多高速...
2017-11-16 標(biāo)簽：fpga 7k 0
【ZYNQ Ultrascale+ MPSOC FPGA教程】第十四章HDMI輸出實驗
由于開發(fā)板上只有DP可以顯示，但卻是PS端的，PL端沒有HDMI的接口，因此我們采用AN9134的HDMI擴(kuò)展模塊實現(xiàn)HDMI顯示。將24位RGB編碼輸...
EDA工具應(yīng)用在FPGA設(shè)計和IC設(shè)計中的應(yīng)用介紹
世界三大EDA廠商一般指的是Cadence, Synopsys, Mentor Graphics，四強(qiáng)的話好包括Springsoft。就我個人的理解，S...
動態(tài)測試因測試實施過程中被測系統(tǒng)處于運行狀態(tài)，能夠較為準(zhǔn)確地反映系統(tǒng)實際運行時的行為，因此在測試技術(shù)中成為最重要的測試手段之一。FPGA動態(tài)測試過程通常...
CvP系統(tǒng)結(jié)構(gòu)解析 PCIE協(xié)議實現(xiàn)FPGA 配置案例
1. CvP 簡介 CvP（Configuration via Protocol）是一種通過協(xié)議實現(xiàn) FPGA 配置的方案，Arria V，Cyclon...
摘要：在對FFT(快速傅立葉變換)算法進(jìn)行研究的基礎(chǔ)上，描述了用FPGA實現(xiàn)FFT的方法，并對其中的整體結(jié)構(gòu)、蝶形單元及性能等進(jìn)行了分析。
讓DSP工程師轉(zhuǎn)行FPGA開發(fā)的兩大理由
FPGA能為今天許多需要DSP功能的復(fù)雜應(yīng)用提供快速、低成本的解決方案。不過，許多DSP工程師在傳統(tǒng)上擅長軟件開發(fā)，當(dāng)涉及到硬件時他們可能就不知道該從何下手。
基于FPGA應(yīng)用設(shè)計優(yōu)秀電源管理解決方案
為FPGA應(yīng)用設(shè)計優(yōu)秀電源管理解決方案不是一項簡單的任務(wù)，相關(guān)技術(shù)討論有很多。本文一方面旨在找到正確解決方案并選擇最合適的電源管理產(chǎn)品，另一方面則是如何...
2018-05-07 標(biāo)簽：FPGA轉(zhuǎn)換器電源管理 7k 0
上圖是用與非門實現(xiàn)的D觸發(fā)器的邏輯結(jié)構(gòu)圖，CP是時鐘信號輸入端，S和R分別是置位和清零信號，低有效; D是信號輸入端，Q信號輸出端;
2022-09-19 標(biāo)簽：fpga數(shù)據(jù)鎖存器 6.9k 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
機(jī)器人發(fā)燒友
