完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>
標(biāo)簽 > fpga
FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章：13039個(gè) 瀏覽：639802次 帖子：8010個(gè)
FPGA AXI4協(xié)議學(xué)習(xí)筆記(三)
上文FPGA IP之AXI4協(xié)議1_信號(hào)說明把AXI協(xié)議5個(gè)通道的接口信息做了說明，本文對上文說的信號(hào)進(jìn)行詳細(xì)說明。
FPGA AXI4協(xié)議學(xué)習(xí)筆記(二)
上文FPGA IP之AXI4協(xié)議1_協(xié)議構(gòu)架對協(xié)議框架進(jìn)行了說明，本文對AXI4接口的信號(hào)進(jìn)行說明。
并行FIR濾波器MATLAB與FPGA實(shí)現(xiàn)
本文介紹了設(shè)計(jì)濾波器的FPGA實(shí)現(xiàn)步驟，并結(jié)合杜勇老師的書籍中的并行FIR濾波器部分進(jìn)行一步步實(shí)現(xiàn)硬件設(shè)計(jì)，對書中的架構(gòu)做了復(fù)現(xiàn)以及解讀，并進(jìn)行了仿真驗(yàn)證。
串行FIR濾波器MATLAB與FPGA實(shí)現(xiàn)
本文介紹了設(shè)計(jì)濾波器的FPGA實(shí)現(xiàn)步驟，并結(jié)合杜勇老師的書籍中的串行FIR濾波器部分進(jìn)行一步步實(shí)現(xiàn)硬件設(shè)計(jì)，對書中的架構(gòu)做了簡單的優(yōu)化，并進(jìn)行了仿真驗(yàn)證。
FPGA常用運(yùn)算模塊-DDS信號(hào)發(fā)生器
本文是本系列的第六篇，本文主要介紹FPGA常用運(yùn)算模塊-DDS信號(hào)發(fā)生器，xilinx提供了相關(guān)的IP以便于用戶進(jìn)行開發(fā)使用。
在推斷更大的網(wǎng)絡(luò)時(shí)如何解決計(jì)算復(fù)雜性增加的問題
量化是權(quán)重或激活（每層的輸入和輸出）中比特的減少，通常在 fp32 中構(gòu)建。眾所周知，深度學(xué)習(xí)在推理過程中能夠以比訓(xùn)練過程更低的位精度進(jìn)行處理
淺析FPGA原型驗(yàn)證系統(tǒng)的時(shí)鐘資源
如果SoC設(shè)計(jì)規(guī)模小，在單個(gè)FPGA內(nèi)可以容納，那么只要系統(tǒng)中的FPGA具有所SoC所設(shè)計(jì)需要時(shí)鐘的數(shù)量
2023-05-23 標(biāo)簽：fpgapllSoC設(shè)計(jì) 1.6k 0
? ? ? ? 當(dāng)將SoC的代碼分割到多片F(xiàn)PGA的任務(wù)完成，并且所有FPGA的資源利用都很平衡，在建議的范圍50%到70%左右。此外，每個(gè)FPGA中被...
時(shí)序邏輯電路設(shè)計(jì)之計(jì)數(shù)器
前面已經(jīng)學(xué)習(xí)了時(shí)序邏輯電路中的基本單元：觸發(fā)器，這次就用其來整點(diǎn)活，實(shí)現(xiàn)計(jì)數(shù)器的設(shè)計(jì)，計(jì)數(shù)器可以說是任何和時(shí)序有關(guān)的設(shè)計(jì)都會(huì)用到他。
2023-05-22 標(biāo)簽：fpgaled計(jì)數(shù)器 7.4k 0
FPGA 即 Field Programmable Gate Arrays，現(xiàn)場可編程門陣列。如果邏輯代數(shù)為數(shù)字世界的理論指導(dǎo)，那么邏輯門電路就是蓋起座...
FPGA常用運(yùn)算模塊-復(fù)數(shù)乘法器
本文是本系列的第五篇，本文主要介紹FPGA常用運(yùn)算模塊-復(fù)數(shù)乘法器，xilinx提供了相關(guān)的IP以便于用戶進(jìn)行開發(fā)使用。
本文是本系列的第四篇，本文主要介紹FPGA常用運(yùn)算模塊-除法器，xilinx提供了相關(guān)的IP以便于用戶進(jìn)行開發(fā)使用。
本文是本系列的第三篇，本文主要介紹FPGA常用運(yùn)算模塊-乘加器，xilinx提供了相關(guān)的IP以便于用戶進(jìn)行開發(fā)使用。
本文是本系列的第二篇，本文主要介紹FPGA常用運(yùn)算模塊-加減法器和乘法器，xilinx提供了相關(guān)的IP以便于用戶進(jìn)行開發(fā)使用。
基于FPGA的量子通信系統(tǒng)偏振態(tài)制備及控制集成化研究
在以偏振編碼為基礎(chǔ)的量子保密通信中，由于外界溫度、應(yīng)力以及光纖制造缺陷等因素，使得偏振態(tài)無法保持長期穩(wěn)定，增加了系統(tǒng)誤碼率
2023-05-22 標(biāo)簽：fpga控制系統(tǒng)示波器 1.9k 0
首先半加器是A+B構(gòu)成了{(lán)C，S}。由于全加器多了一個(gè)低位的進(jìn)位，就是將{C,S}再加上Ci-1。
FPGA分頻器是一種常用于數(shù)字信號(hào)處理、通信系統(tǒng)、雷達(dá)系統(tǒng)等領(lǐng)域的電路，其作用是將信號(hào)分成多個(gè)頻段。
介紹FPGA奇偶校驗(yàn)的基本原理及實(shí)現(xiàn)方法
在數(shù)字電路中，數(shù)據(jù)的正確性非常重要。為了保證數(shù)據(jù)的正確性，在傳輸數(shù)據(jù)時(shí)需要添加一些冗余信息，以便在接收端進(jìn)行校驗(yàn)。
詳細(xì)介紹FPGA狀態(tài)機(jī)的設(shè)計(jì)和應(yīng)用
FPGA的特點(diǎn)是并行執(zhí)行，但如果需要處理一些具有前后順序的事件，就需要使用狀態(tài)機(jī)。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
機(jī)器人發(fā)燒友
