完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:13045個 瀏覽:640022次 帖子:8011個
本文設(shè)計了一種以超低功耗單片機MSP430F149為控制器,以高速的FPGA(現(xiàn)場可編程門陣列)實現(xiàn)等精度測量正弦信號的頻率、周期和相位差的多功能計數(shù)器...
通過FPGA DIY開發(fā)板實現(xiàn)LCD1602時鐘顯示
LCD時鐘顯示。LCD1602顯示時、分、秒,按鍵S1、S2分別對小時進行加、減;S3、S4分別對分進行加10、加1;S5、S6分別對秒進行加10、加1...
D/A 轉(zhuǎn)換器作為連接數(shù)字系統(tǒng)與模擬系統(tǒng)的橋梁,不僅要求快速、靈敏,而且線性誤差、信噪比和增益誤差等也要滿足系統(tǒng)的要求[1]。因此,研究DAC 芯片的測...
FPGA數(shù)碼相框電子電路設(shè)計大全 —電路圖天天讀(101)
數(shù)碼相框同時還可以將靜態(tài)圖片提升為動態(tài)的相冊,攜帶方便,儲存時間長遠,滿足于人們的需求,同時也會是一種節(jié)約型,環(huán)保低碳型的構(gòu)想。
如何在FPGA上實現(xiàn)HDL代碼完成MATLAB轉(zhuǎn)換
如果您正在使用 MATLAB 建模數(shù)字信號處理(DSP)或者視頻和圖像處理算法,并且最終將其用于 FPGA 或 ASIC,本文可能將為你帶來幫助。 從 ...
基于LabVIEW的三極管老化測試系統(tǒng)設(shè)計
電子元器件的老化測試就是仿照或者等效產(chǎn)品的使用狀態(tài),通過測試,將不符合器件剔除,將電子產(chǎn)品的質(zhì)量在加工初期進行有效地控制,以保證電子產(chǎn)品使用的可靠性和穩(wěn)...
采用FPGA對VGA圖形控制器的Verilog設(shè)計方法
VGA(視頻圖形陣列)作為一種標準的顯示接口得到廣泛的應用。依據(jù)VGA顯示原理,介紹了利用FPGA實現(xiàn)對VGA圖形控制器的Verilog設(shè)計方法。詳細描...
多輸出電壓調(diào)節(jié)器的挑戰(zhàn)者:MAX15021和MAX15048/MAX15049
本視頻討論了多輸出電壓調(diào)節(jié)器的優(yōu)勢及設(shè)計挑戰(zhàn),著重介紹了以MAX15021 (雙通道降壓型DC-DC調(diào)節(jié)器)和MAX15048/MAX15049 (三輸...
隨著FPGA的設(shè)計速度和容量的明顯增長,當前流行的FPGA芯片都提供高速總線,例如DDR內(nèi)存總線,PCI-X總線、SPI總線;針對超高速的數(shù)據(jù)傳輸,F(xiàn)P...
《XDC 約束技巧》系列中討論了XDC 約束的設(shè)置方法、約束思路和一些容易混淆的地方。我們提到過約束是為了設(shè)計服務,寫入 Vivado中 的 XDC 實...
2023-05-04 標簽:fpgaFPGA設(shè)計時序分析 6k 0
CPU主要包括運算器(ALU, Arithmetic and Logic Unit)和控制單元(CU, Control Unit),除此之外還包括若干寄...
利用賽靈思FPGA輕松應對內(nèi)窺鏡系統(tǒng)架構(gòu)挑戰(zhàn)
本文將對賽靈思FPGA進行全面論述,介紹其如何幫助內(nèi)窺鏡制造商克服復雜的設(shè)計約束,生產(chǎn)出極具競爭優(yōu)勢的產(chǎn)品;如何幫助他們成功構(gòu)建外形小巧的低功耗內(nèi)窺鏡攝...
本文主要介紹MicroBlaze在 FPGA中的應用,并結(jié)合實際工程介紹如何設(shè)計MicroBlaze微處理器與BPI Flash接口以及如何提高BPI ...
基于FPGA與PCI總線的并行計算平臺設(shè)計實現(xiàn)
當前對于各種加密算法。除了有針對性的破解算法,最基本的思想就是窮舉密鑰進行匹配,通常稱為暴力破解算法。由于暴力破解算法包含密鑰個數(shù)較多,遍歷的時間超...
如何通過FPGA和軟件開發(fā)工具包(SDK)創(chuàng)建邊緣AI應用
邊緣推理處理器實現(xiàn)人工智能(AI)算法的設(shè)計人員不斷需要降低功耗和開發(fā)時間,即使處理需求不斷增加?,F(xiàn)場可編程門陣列(FPGA)提供了速度和功率效率的有效...
2021-02-21 標簽:fpga神經(jīng)網(wǎng)絡人工智能 6k 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |