完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。
文章:13039個(gè) 瀏覽:639845次 帖子:8010個(gè)
CIC插值濾波器與直接頻率合成器DDS的FPGA實(shí)現(xiàn)
CIC濾波器是無(wú)線通信中的常用模塊,一般用于數(shù)字下變頻(DDC)和數(shù)字上變頻(DUC)系統(tǒng)。隨著現(xiàn)代無(wú)線通信中數(shù)據(jù)速率的增加,它的應(yīng)用變得尤為重要。CI...
從FPGA說(shuō)起的深度學(xué)習(xí):任務(wù)并行性
這是新的系列教程,在本教程中,我們將介紹使用 FPGA 實(shí)現(xiàn)深度學(xué)習(xí)的技術(shù),深度學(xué)習(xí)是近年來(lái)人工智能領(lǐng)域的熱門(mén)話(huà)題。
多片F(xiàn)PGA的原型驗(yàn)證系統(tǒng)的性能和容量通常受到FPGA間連接的限制。FPGA中有大量的資源,但I(xiàn)O引腳的數(shù)量受封裝技術(shù)的限制
CXL SSD的性能會(huì)與NVMe SSD有何區(qū)別?
CXL和PCIe之間的區(qū)別可能不太明顯。在信號(hào)級(jí)別上,這兩者確實(shí)是相同的,但兩者的協(xié)議不同。CXL選擇比PCIe更快的協(xié)議,盡管CXL.io支持標(biāo)準(zhǔn)的P...
多臺(tái)FPGA原型驗(yàn)證平臺(tái)系統(tǒng)如何實(shí)現(xiàn)自由互連
FPGA原型驗(yàn)證平臺(tái)系統(tǒng)靈活性主要體現(xiàn)在其外部連接表現(xiàn)形式,由單片F(xiàn)PGA平臺(tái)或者2片的FPGA,抑或是4片的FPGA組成一個(gè)子系統(tǒng)。
多臺(tái)FPGA原型驗(yàn)證平臺(tái)可自由互連
FPGA原型驗(yàn)證平臺(tái)系統(tǒng)靈活性主要體現(xiàn)在其外部連接表現(xiàn)形式,由單片F(xiàn)PGA平臺(tái)或者2片的FPGA,抑或是4片的FPGA組成一個(gè)子系統(tǒng)。
eda的應(yīng)用領(lǐng)域 EDA技術(shù)的作用及特點(diǎn)
EDA(Electronics Design Automation,電子設(shè)計(jì)自動(dòng)化)技術(shù)與PCB(Printed Circuit Board,印刷電路板...
基本邏輯單元LAB包含10xALM,ALM全程為Adaptive Logic Module,具有8輸入和2輸出,一個(gè)ALM可以配置成不同的LUT組合,比...
基于C語(yǔ)言的循環(huán)隊(duì)列緩沖區(qū)原理、設(shè)計(jì)與實(shí)現(xiàn)
在FPGA中,F(xiàn)IFO一般是使用RAM存儲(chǔ)器作為緩沖區(qū),可以分為同步FIFO或異步FIO,一般用于數(shù)據(jù)緩沖,或者不同時(shí)鐘域之間的數(shù)據(jù)傳遞。
2023-04-10 標(biāo)簽:fpgaC語(yǔ)言RAM存儲(chǔ)器 2.1k 0
什么是FPGA原型驗(yàn)證?如何用FPGA對(duì)ASIC進(jìn)行原型驗(yàn)證
FPGA原型設(shè)計(jì)是一種成熟的技術(shù),用于通過(guò)將RTL移植到現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)來(lái)驗(yàn)證專(zhuān)門(mén)應(yīng)用的集成電路(ASIC),專(zhuān)用標(biāo)準(zhǔn)產(chǎn)品(ASSP)和片上...
電壓檢測(cè)器和監(jiān)控器/復(fù)位IC中的功能幫助設(shè)計(jì)人員選擇正確的電路
電壓監(jiān)控器與電壓檢測(cè)器不同,其通常使用外部電容器具有可編程輸出延遲,使其變得極其靈活。它們可用于正確排序現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)應(yīng)用中多個(gè)電源,或防...
為 FPGA 提供負(fù)載點(diǎn) (POL) 電源的電壓輸入軌的激增使電源設(shè)計(jì)更具挑戰(zhàn)性。因此,封裝電源模塊在電信、云計(jì)算和工業(yè)設(shè)備中的使用越來(lái)越多,因?yàn)樗鼈冏?..
FPGA零基礎(chǔ)學(xué)習(xí)之Vivado-數(shù)碼管驅(qū)動(dòng)設(shè)計(jì)實(shí)驗(yàn)
系統(tǒng)性的掌握技術(shù)開(kāi)發(fā)以及相關(guān)要求,對(duì)個(gè)人就業(yè)以及職業(yè)發(fā)展都有著潛在的幫助,希望對(duì)大家有所幫助。本次帶來(lái)Vivado系列,本篇為數(shù)碼管驅(qū)動(dòng)設(shè)計(jì)實(shí)驗(yàn)。話(huà)不多...
之前看一篇論文《A Fast Approach for Generating Efficient Parsers on FPGAs》,里面主要講的是如何...
2023-04-08 標(biāo)簽:fpga流水線網(wǎng)絡(luò) 2k 0
許多 FPGA 設(shè)計(jì)使用嵌入式處理器進(jìn)行控制。一個(gè)典型的解決方案涉及使用 Nios 等軟處理器,盡管帶有內(nèi)置硬處理器的 FPGA SoC 也變得很流行。...
如何高效、可擴(kuò)放地對(duì)FPGA+CPU的異構(gòu)系統(tǒng)進(jìn)行編程?
FPGA 復(fù)用主機(jī)網(wǎng)絡(luò)的初心是加速網(wǎng)絡(luò)和存儲(chǔ),更深遠(yuǎn)的影響則是把 FPGA 之間的網(wǎng)絡(luò)連接擴(kuò)展到了整個(gè)數(shù)據(jù)中心的規(guī)模,做成真正 cloud-scale ...
集成功率器件可簡(jiǎn)化FPGA和SoC設(shè)計(jì)
工業(yè)電子產(chǎn)品的發(fā)展趨勢(shì)是更小的電路板尺寸、更時(shí)尚的外形和更具成本效益。由于這些趨勢(shì),電子系統(tǒng)設(shè)計(jì)人員必須降低印刷電路板(PCB)的尺寸和成本。使用現(xiàn)場(chǎng)可...
FPGA中有限狀態(tài)機(jī)的狀態(tài)編碼采用格雷碼還是獨(dú)熱碼?
有限狀態(tài)機(jī)是由寄存器組和組合邏輯構(gòu)成的硬件時(shí)序電路,其狀態(tài)(即由寄存器組的1和0的組合狀態(tài)所構(gòu)成的有限個(gè)狀態(tài))只可能在同一時(shí)鐘跳變沿的情況下才能從一個(gè)狀...
基于FPGA的圖像處理算子/卷積核實(shí)現(xiàn)方法
FPGA最大的優(yōu)勢(shì)體現(xiàn)在其低功耗和并行運(yùn)算的特點(diǎn)上,數(shù)字圖像蘊(yùn)含數(shù)據(jù)量大,采用FPGA可以在保證低功率運(yùn)算的情況下,有效提高圖像算法的實(shí)時(shí)性。
2023-04-07 標(biāo)簽:fpga濾波器數(shù)字圖像處理 7.4k 1
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |