完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:13048個(gè) 瀏覽:640077次 帖子:8011個(gè)
內(nèi)容包括:LabVIEW嵌入式產(chǎn)品族,F(xiàn)PGA技術(shù),F(xiàn)PGA在系統(tǒng)中的重要性,簡(jiǎn)化的FPGA范例,圖形化FPGA編程,圖形化功能仿真,通信與I/O,商業(yè)...
NAND FLASH被廣泛應(yīng)用于電子系統(tǒng)中作為數(shù)據(jù)存儲(chǔ)。在各種高端電子系統(tǒng)中現(xiàn)場(chǎng)可編程門陣列(FPGA)已被廣泛應(yīng)用。FPGA靈活的硬件邏輯能實(shí)現(xiàn)對(duì)NA...
Xilinx 7FPGA XADC如何獲取模擬信號(hào)的信息
Xilinx 7系列FPGA全系內(nèi)置了一個(gè)ADC,稱呼為XADC。 這個(gè)XADC,內(nèi)部是兩個(gè)1mbps的ADC,可以采集模擬信號(hào)轉(zhuǎn)為數(shù)字信號(hào)送給FPGA...
利用FPGA與EDA技術(shù)實(shí)現(xiàn)核物理實(shí)驗(yàn)常用儀器定標(biāo)器的設(shè)計(jì)
而目前現(xiàn)有的設(shè)備一般使用的是分立元器件,已嚴(yán)重老化,高壓極不穩(wěn)定,維護(hù)也較為困難;另一方面在許多常用功能上明顯欠缺,使得學(xué)生的實(shí)驗(yàn)課難以維持。
開關(guān)穩(wěn)壓器的工作是產(chǎn)生穩(wěn)定化的輸出電壓,以便使其作為負(fù)載(其他設(shè)備)的電源。因此,輸出特性的評(píng)估理所當(dāng)然就成為主要事項(xiàng)。
2020-04-05 標(biāo)簽:fpga示波器開關(guān)穩(wěn)壓器 5.3k 0
現(xiàn)場(chǎng)可編程門陣列(FPGA,F(xiàn)ield-Programmable Gate Array)是當(dāng)今電子領(lǐng)域不可或缺的一部分,具有出色的靈活性和可配置性。不過...
時(shí)鐘周期約束:?時(shí)鐘周期約束,顧名思義,就是我們對(duì)時(shí)鐘的周期進(jìn)行約束,這個(gè)約束是我們用的最多的約束了,也是最重要的約束。
關(guān)于基于FPGA和ARM的虛擬軟盤實(shí)現(xiàn)
隨著硬件技術(shù)的進(jìn)步,軟盤逐漸被新的存儲(chǔ)介質(zhì)代替。但部分舊設(shè)備(比如織布機(jī)等)并不支持這些更快、容量更大的存儲(chǔ)設(shè)備,也不支持網(wǎng)絡(luò)訪問。因此,設(shè)法將存儲(chǔ)設(shè)備...
賽靈思推出能提供FPGA設(shè)計(jì)工具和IP的ISE設(shè)計(jì)套件
賽靈思公司推出ISE設(shè)計(jì)套件11.1版本(ISE Design Suite 11.1)。這一FPGA設(shè)計(jì)解決方案在業(yè)界率先為邏輯、數(shù)字信號(hào)處理、嵌入式處...
2018-10-27 標(biāo)簽:fpga賽靈思數(shù)字信號(hào) 5.3k 0
在選擇FPGA時(shí),關(guān)注LUT(Look-Up Table)和BRAM(Block RAM)是非常重要的,因?yàn)樗鼈兪荈PGA架構(gòu)中的兩個(gè)核心資源,對(duì)于設(shè)計(jì)...
為智能工業(yè)自動(dòng)化開發(fā)鍛造加速引擎
作為低功耗通用FPGA,Certus-NX擁有行業(yè)領(lǐng)先的小尺寸封裝的I/O數(shù)量和高速接口——封裝尺寸小至6x6mm的同時(shí),每平方毫米的IO密度最高為同類...
FPGA器件在物聯(lián)網(wǎng)應(yīng)用程序中發(fā)展
那些不熟悉FPGA的人在復(fù)雜性,成本和功耗方面面臨著許多神話這些設(shè)備的饑餓性。許多開發(fā)人員認(rèn)為FPGA可能只適用于高度專業(yè)化,高成本的軍事系統(tǒng),但目前的...
2019-03-15 標(biāo)簽:fpga神經(jīng)網(wǎng)絡(luò)物聯(lián)網(wǎng) 5.3k 0
時(shí)鐘設(shè)備設(shè)計(jì)使用I2C可編程小數(shù)鎖相環(huán)(PLL),可滿足高性能時(shí)序需求,這樣可以產(chǎn)生零PPM(百萬分之一)合成誤差的頻率。高性能時(shí)鐘IC具有多個(gè)時(shí)鐘輸出...
基于LabVIEW FPGA模塊程序設(shè)計(jì)特點(diǎn)的FIFO深度設(shè)定詳解
為了解決基于LabVIEWFPGA模塊的DMAFIFO深度設(shè)定不當(dāng)帶來的數(shù)據(jù)不連續(xù)問題,結(jié)合LabVIEWFPGA的編程特點(diǎn)和DMA FIFO的工作原理...
基于FPGA硬件實(shí)現(xiàn)數(shù)字Costas環(huán)的設(shè)計(jì)
擴(kuò)頻通信系統(tǒng)是將基帶信號(hào)的頻譜擴(kuò)展到很寬的頻帶上,然后進(jìn)行傳輸,通過增大頻帶寬度來提高信噪比的一種系統(tǒng)。由于擴(kuò)頻系統(tǒng)具有抗干擾能力強(qiáng)、保密性高、截獲概率...
2020-08-11 標(biāo)簽:fpga變頻器通信系統(tǒng) 5.3k 0
基于FPGA設(shè)計(jì)的醫(yī)學(xué)監(jiān)測(cè)用視力測(cè)試儀設(shè)計(jì)
實(shí)現(xiàn)用FPGA隨機(jī)生成不同方向的E, 通過VGA接口在顯示器上顯示,判斷測(cè)試者按的按鍵方向是否正確,通過幾輪測(cè)試計(jì)算并顯示最終視力測(cè)試結(jié)果的功能
2017-08-11 標(biāo)簽:fpgaFPGA設(shè)計(jì)視力測(cè)試儀 5.3k 2
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |