完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:13039個 瀏覽:639860次 帖子:8010個
FPGA應(yīng)用之vivado三種常用IP核的調(diào)用
今天介紹的是vivado的三種常用IP核:時鐘倍頻(Clocking Wizard),實時仿真(ILA),ROM調(diào)用(Block Memory)。
基于FPGA設(shè)計一個能夠?qū)崟r采集并顯示的數(shù)字圖像處理系統(tǒng)
隨著科學(xué)技術(shù)的高速發(fā)展,F(xiàn)PGA在系統(tǒng)結(jié)構(gòu)上為數(shù)字圖像處理帶來了新的契機。圖像中的信息并行存在,因此可以并行對其施以相同的操作,使得圖像處理的速度大大提...
FPGA系列之“Zynq MPSoC PS-PL AXI Interfaces”
S_AXI_ACP_FPD接口實現(xiàn)了PS 和PL 之間的低延遲連接,通過這個128位的接口,PL端可以直接訪問APU的L1和L2 cache,以及DDR...
什么是深度學(xué)習(xí)?深度學(xué)習(xí)在FPGA上的優(yōu)缺點
神經(jīng)網(wǎng)絡(luò)是一種模擬人腦的神經(jīng)元和神經(jīng)網(wǎng)絡(luò)的計算模型。
2023-02-01 標(biāo)簽:fpga神經(jīng)網(wǎng)絡(luò)機器學(xué)習(xí) 1.3k 0
從圖中可以看出接收了一包完整的標(biāo)準(zhǔn)數(shù)據(jù)幀。在通過CAN調(diào)試工具進行數(shù)據(jù)的發(fā)送測試時:CAN調(diào)試工具每秒發(fā)送60包,測試了一個小時,沒有出現(xiàn)接收數(shù)據(jù)錯誤。
如何把FPGA調(diào)試中的數(shù)據(jù)給捕獲出來并保存為文件
在FPGA調(diào)試過程中,經(jīng)常遇到這樣的情況:出現(xiàn)BUG時,想采用仿真環(huán)境把FPGA調(diào)試中遇到的BUG給重現(xiàn)出來,但無論怎樣改變仿真環(huán)境中的激勵,都無法重現(xiàn)...
如何利用MAX77812設(shè)置啟動和關(guān)斷順序
MAX77812支持主相之間的可編程啟動和關(guān)斷。啟動和關(guān)斷序列由 GPI 的 EN 引腳或GLB_EN功能啟動。主相之間的啟動和關(guān)斷延遲時間可在0ms至...
FPGA和SoC對機器學(xué)習(xí)的優(yōu)化方案解析
對于新的架構(gòu)和微體系架構(gòu),仍然有機會。ML工作負(fù)載正在迅速擴展。OpenAI 5月份的一份報告顯示,用于最大AI/ML訓(xùn)練的計算能力每3.5個月就增加一...
可不可以同時在Windows和Linux上做FPGA開發(fā)呢?
Linux上運行Vivado這類EDA工具要比Window上快很多,大概就是優(yōu)化的問題,所以選擇Linux上開發(fā)是一個比較好的選擇(主要是免費)。
引言:本文分享一篇技術(shù)PPT,該PPT主要介紹如何將算法映射到FPGA或ASIC硬件架構(gòu)。
系統(tǒng)演示平臺簡化了從評估到原型設(shè)計的過渡
雙板評估系統(tǒng)包括一個控制器板,可與多個子板重復(fù)使用??刂破靼逋ㄟ^USB 2.0連接到個人計算機,并通過標(biāo)準(zhǔn)120針連接器為子板提供一系列常用的通信接口。...
微控制器、FPGA、DSP、ADC 和其他采用多個電壓軌工作的器件需要電源排序。這些應(yīng)用通常要求內(nèi)核和模擬模塊在數(shù)字I/O軌之前上電,盡管某些設(shè)計可能需...
CAN 總線是一種多主總線,總線上任意節(jié)點可在任意時刻主動地向網(wǎng)絡(luò)上其他節(jié)點發(fā)送信息而不分主次,因此可在各節(jié)點之間實現(xiàn)自由通信。
系統(tǒng)設(shè)計可能是一個復(fù)雜的問題,需要理解許多不同的元素,但原型設(shè)計和快速演示解決方案子部分的能力可以簡化流程,更重要的是,降低設(shè)計人員面臨的風(fēng)險。借助AD...
FPGA的英文翻譯過來是現(xiàn)場可編程門陣列,這是相對于ASIC來說的,ASIC硬件也可以可做是門陣列,但是它是非可編程的器件,流片完成之后功能就固化了。但...
FPGA數(shù)字圖像顯示原理與實現(xiàn)(Verilog)
視頻圖像經(jīng)過數(shù)十年的發(fā)展,已形成了一系列的規(guī)范,以VGA和HDMI為主的視頻圖像接口協(xié)議也得到定義與推廣。盡管DP、DVI、Type-C等圖像接口技術(shù)近...
VHDL和Verilog代碼編寫后通常需要編寫激勵文件進行仿真以驗證代碼的可行性,通過仿真可以及時排查代碼存在的時序問題,有效提高代碼實現(xiàn)效率。
基于 FPGA 的目標(biāo)檢測網(wǎng)絡(luò)加速電路設(shè)計
目前主流的目標(biāo)檢測算法都是用CNN來提取數(shù)據(jù)特征,而CNN的計算復(fù)雜度比傳統(tǒng)算 法高出很多。同時隨著CNN不斷提高的精度,其網(wǎng)絡(luò)深度與參數(shù)的數(shù)量也在飛快...
2023-01-29 標(biāo)簽:fpga 1.3k 0
15A μModule穩(wěn)壓器通過將12V高效轉(zhuǎn)換為1V來解決熱問題
硅工藝技術(shù)的進步繼續(xù)將微處理器、FPGA和ASIC的晶體管幾何形狀降低到歷史水平。為這些大型復(fù)雜數(shù)字設(shè)備供電所需的電源電壓水平也在不斷縮小,從而帶來了獨...
2023-01-29 標(biāo)簽:fpga轉(zhuǎn)換器微處理器 2k 0
通過FPGA實現(xiàn)一個以太網(wǎng)控制器MAC的實例
以太網(wǎng)(Ethernet)技術(shù)在嵌入式系統(tǒng)上的開發(fā)應(yīng)用,已經(jīng)成為當(dāng)前嵌入式研究領(lǐng)域的技術(shù)熱點之一。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |