完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:6187個(gè) 瀏覽:640290次 帖子:8011個(gè)
如何使用FPGA實(shí)現(xiàn)FP16格式點(diǎn)積級(jí)聯(lián)運(yùn)算
通過使用Achronix Speedster7t FPGA中的機(jī)器學(xué)習(xí)加速器MLP72,開發(fā)人員可以輕松選擇浮點(diǎn)/定點(diǎn)格式和多種位寬,或快速應(yīng)用塊浮點(diǎn),...
2020-08-15 標(biāo)簽:FPGA卷積機(jī)器學(xué)習(xí) 2.9k 0
AMD 的小芯片戰(zhàn)略基于臺(tái)積電的 CoWoS(Chip-on-Wafer-on-Substrate)封裝技術(shù),該技術(shù)也得到了 Nvidia 和 Appl...
點(diǎn)擊上方 藍(lán)字 關(guān)注我們 一、前言 在數(shù)字電路中,序列檢測器(Sequence Detector)是指一種特殊類型的電路,用于尋找輸入信號(hào)中一定模式的子...
2023-08-29 標(biāo)簽:fpga 2.9k 0
CPLD(Complex Programmable Logic Device,復(fù)雜可編程邏輯器件)是一種介于簡單可編程邏輯器件(如PAL、GAL)和FP...
如何使用FPGA 關(guān)于FPGA基礎(chǔ)知識(shí)介紹
FPGA普遍用于實(shí)現(xiàn)數(shù)字電路模塊,用戶可對FPGA內(nèi)部的邏輯模塊和I/O模塊重新配置,以實(shí)現(xiàn)用戶的需求。它還具有靜態(tài)可重復(fù)編程和動(dòng)態(tài)在系統(tǒng)重構(gòu)的特性,使...
2022-10-25 標(biāo)簽:fpga 2.9k 0
受香港科學(xué)園的孵化和加速計(jì)劃邀請,香港高云參加2020年第一屆基于通信主題的研討會(huì)與工作坊(Theme Based Communication 1st ...
2021-01-08 標(biāo)簽:fpga通信高云半導(dǎo)體 2.9k 0
據(jù)報(bào)道,英特爾宣布推出首款采用集成FPGA的Xeon可升級(jí)處理器,供特定客戶使用。至強(qiáng)可擴(kuò)展6138P包括采用英特爾超級(jí)路徑互連(UPI)連接到CPU裸...
在ASIC的世界里,衡量器件容量的常用標(biāo)準(zhǔn)是等效門。這是因?yàn)椴煌膹S商在單元庫里提供了不同的功能模塊,而每個(gè)功能模塊的實(shí)現(xiàn)都要求不同數(shù)量的晶體管。這樣在...
EDA技術(shù)FPGA設(shè)計(jì)有哪些應(yīng)用?
---最后針對fpga的設(shè)計(jì)實(shí)現(xiàn)提出一些改進(jìn)方案,fpga實(shí)現(xiàn)分為編譯規(guī)劃、布局布線(par,place and route)、程序比特流文件生成三個(gè)階...
FPGA與ADSP TS201的總線接口設(shè)計(jì)
FPGA與ADSP TS201的總線接口設(shè)計(jì) 在雷達(dá)信號(hào)處理、數(shù)字圖像處理等領(lǐng)域中,信號(hào)處理的實(shí)時(shí)性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理...
國微思爾芯發(fā)布FPGA高密原型驗(yàn)證解決方案新品
2020年12月10日,“中國集成電路設(shè)計(jì)業(yè)2020年會(huì)暨集成電路產(chǎn)業(yè)創(chuàng)新發(fā)展高峰論壇” (ICCAD 2020)在重慶悅來國際會(huì)議中心隆重開幕。國微思...
美高森美綜合設(shè)計(jì)軟件工具最新版本Libero SoC Version 11.6,主要用于FPGA產(chǎn)品開發(fā)
美高森美公司(Microsemi) 宣布發(fā)布用于其最新現(xiàn)場可編程門陣列(FPGA)產(chǎn)品開發(fā)的綜合設(shè)計(jì)軟件工具的最新版本Libero SoC Versi...
賽靈思兩款劃時(shí)代“利器” 讓開發(fā)FPGA應(yīng)用可以信手拈來
在大數(shù)據(jù)和人工智能盛行的今天,金融科技(Fintech)領(lǐng)域數(shù)據(jù)日益密集和敏感,在高頻交易、風(fēng)險(xiǎn)分析等金融應(yīng)用由來已久卻一直不溫不火,高處不勝寒的賽靈思...
采用FPGA的可編程電壓源系統(tǒng)原理及設(shè)計(jì)
采用FPGA的可編程電壓源系統(tǒng)原理及設(shè)計(jì)計(jì) 概述:介紹一種基于FPGA的可編程電壓源系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)。采用FPGA為控制芯片,應(yīng)用Quartus
PLD/FPGA是近幾年集成電路中發(fā)展最快的產(chǎn)品。由于PLD性能的高速發(fā)展以及設(shè)計(jì)人員自身能力的提高,可編程邏輯器件供應(yīng)商將進(jìn)一步擴(kuò)大可編程芯片的領(lǐng)地,...
而究其歷史,在2006年AMD收購ATI時(shí),巨額收購近乎使AMD破產(chǎn)。在商業(yè)交易中相當(dāng)保守的AMD掌門人Lisa Su是否會(huì)讓剛剛擺脫債務(wù)的AMD通過發(fā)...
CERN如何使用深度學(xué)習(xí)和英特爾oneAPI加速蒙特卡洛模擬介紹
獨(dú)立顧問 James Reinders 剛剛在 NextPlatform.com 網(wǎng)站上發(fā)表了題為“CERN 采用英特爾深度學(xué)習(xí)加速技術(shù)和 oneAPI...
2021-03-22 標(biāo)簽:fpga英特爾神經(jīng)網(wǎng)絡(luò) 2.8k 0
Xilinx的Artix-7 FPGA AC701評(píng)估套件專門支持高性能系統(tǒng)
賽靈思公司(Xilinx)今天宣布Artix-7 FPGA AC701評(píng)估套件正式推出,專門支持開發(fā)滿足低成本、低功耗應(yīng)用需求的高性能系統(tǒng)。這款最新評(píng)...
xilinx的FPGA時(shí)鐘結(jié)構(gòu)
HROW:水平時(shí)鐘線,從水平方向貫穿每個(gè)時(shí)鐘區(qū)域的中心區(qū)域,將時(shí)鐘區(qū)域分成上下完全一致的兩部分。全局時(shí)鐘線進(jìn)入每個(gè)時(shí)鐘區(qū)域的邏輯資源時(shí),必須經(jīng)過水平時(shí)鐘線。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |