完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:13055個(gè) 瀏覽:640323次 帖子:8011個(gè)
隨著 FPGA 變得越來越大和越來越復(fù)雜,它們的設(shè)計(jì)和功能驗(yàn)證趨向于 ASIC。在現(xiàn)代 FPGA 設(shè)計(jì)流程的先進(jìn)性的推動下,這種趨勢現(xiàn)在正在擴(kuò)展到實(shí)...
FPGA 在采用先進(jìn)數(shù)字波束形成技術(shù)的雷達(dá)系統(tǒng)中提供了優(yōu)于 CPU 和 GPU 選項(xiàng)的巨大優(yōu)勢,因?yàn)樗鼈兛梢越档统杀?、?fù)雜性、功耗和上市時(shí)間。由于其...
此外,Nios V/g 內(nèi)核還有著更大的軟件生態(tài)系統(tǒng),包括 FreeRTOS 和 Zephyr RTOS 支持。Ashling RiscFree 集成開...
Lattice的產(chǎn)品營銷總監(jiān)Jay Aggarwal表示:“當(dāng)我們在構(gòu)思Avant時(shí),我們與全球100多名客戶進(jìn)行了溝通,了解他們真正想要什么。這些客戶...
至芯科技-FPGA就業(yè)培訓(xùn)來襲!你的選擇開啟你的高薪之路!3月28號北京中心開課、歡迎咨詢!
點(diǎn)擊上方 藍(lán)字 關(guān)注我們 背景: 行業(yè)迅速崛起,但人才缺口大 近幾年,在FPGA的需求持續(xù)走高時(shí),F(xiàn)PGA人才的短缺現(xiàn)象也開始引發(fā)關(guān)注。IDC預(yù)測,到2...
2023-03-13 標(biāo)簽:fpga 2.3k 0
基于VHDL和FPGA的非對稱同步FIFO設(shè)計(jì)實(shí)現(xiàn)
本文采用VHDL描述語言,充分利用Xilinx公司Spartan II FPGA的系統(tǒng)資源,設(shè)計(jì)實(shí)現(xiàn)了一種非對稱同步FIFO,它不僅提供數(shù)據(jù)緩沖,而且能...
Altera Cyclone V FPGA器件可實(shí)現(xiàn)降低設(shè)計(jì)系統(tǒng)成本和功耗
在針對大批量應(yīng)用開發(fā)系統(tǒng)時(shí),要考慮的一個(gè)重要因素是成本。有多個(gè)方面會影響總體擁有成本,而不僅僅是每個(gè)元器件的價(jià)格。這包括硅片的功耗要求、材料(BOM)總...
隨著軟件可移植性的發(fā)展,不僅在云中而且在獨(dú)立系統(tǒng)中,設(shè)計(jì)人員需要快速進(jìn)入具有不同性能/價(jià)格點(diǎn)的新系統(tǒng)設(shè)計(jì)。這就要求系統(tǒng)設(shè)計(jì)人員將應(yīng)用程序放入具有不同...
FPGA時(shí)序約束:如何查看具體錯(cuò)誤的時(shí)序路徑
? ? 1、時(shí)序錯(cuò)誤的影響 ? ? ? 一個(gè)設(shè)計(jì)的時(shí)序報(bào)告中,design run 時(shí)序有紅色,裕量(slack)為負(fù)數(shù)時(shí),表示時(shí)序約束出現(xiàn)違例,雖然個(gè)...
2023-03-17 標(biāo)簽:fpga 2.3k 0
Xilinx 7系列FPGA PCB的設(shè)計(jì)指導(dǎo)
引言:傳輸線沿其長度定義并控制特性阻抗。然而,它們接口的三維結(jié)構(gòu)在信號路徑上沒有容易定義的或恒定的阻抗。計(jì)算10Gb/s信號通過這些結(jié)構(gòu)時(shí)所看到的阻抗,...
疫情爆發(fā),加劇“缺芯潮” 近日,據(jù)中國臺灣《經(jīng)濟(jì)日報(bào)》消息稱,中國臺灣半導(dǎo)體封測大廠京元電子(King Yuan Electronics)竹南廠發(fā)生聚集...
芯片設(shè)計(jì)工程師根據(jù)功能,完成RTL設(shè)計(jì),添加各種約束,完成綜合、Place Route等一系列工作之后,還需要一些配置數(shù)據(jù),完成寄存器初始化等內(nèi)容,才能...
2022-11-21 標(biāo)簽:fpga 2.3k 0
創(chuàng)新產(chǎn)品理念!賽靈思All Programmable技術(shù)一馬當(dāng)先
賽靈思在 28nm 節(jié)點(diǎn)上推出的多種新技術(shù)為客戶帶來了重大的超前價(jià)值,并使賽靈思領(lǐng)先競爭對手整整一代。賽靈思并不是簡單地將現(xiàn)有的 FPGA 架構(gòu)遷移到新...
偉創(chuàng)電氣(VEICHI)攜手萊迪思實(shí)現(xiàn)工業(yè)伺服驅(qū)動應(yīng)用
萊迪思半導(dǎo)體公司宣布偉創(chuàng)電氣選擇萊迪思低功耗FPGA來提升用于工業(yè)系統(tǒng)的全新伺服驅(qū)動應(yīng)用的性能。
萊迪思FPGA助力玩視科技(HDCVT)實(shí)現(xiàn)SDI轉(zhuǎn)HDMI解決方案
近日宣布深圳玩視科技有限公司(HDCVT)采用萊迪思FPGA器件提供的豐富高速SERDES資源和靈活的I/O接口,實(shí)現(xiàn)雙通道3G SDI轉(zhuǎn)HDMI/VG...
C665x DSP不僅可作為一個(gè)低功耗C66x多核DSP的選擇,解決部分C6678用戶對功耗的困擾,亦可作為 C6748 DSP的性能升級平臺 ,從而提...
為了讓系統(tǒng)快速啟動和運(yùn)行,我們將從賽靈思的一個(gè)示例項(xiàng)目開始設(shè)計(jì)。要打開參考項(xiàng)目,我們需要首先創(chuàng)建一個(gè)針對自己開發(fā)板上 FPGA 的項(xiàng)目。
2022-11-15 標(biāo)簽:fpga攝像頭圖像系統(tǒng) 2.3k 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |