完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:13039個(gè) 瀏覽:639883次 帖子:8010個(gè)
FPGA的DDS調(diào)頻信號(hào)研究與實(shí)現(xiàn)
1 引言 直接數(shù)字頻率合成器(DDS)技術(shù),具有頻率切換速度快,很容易提高頻率分辨率、對(duì)硬件要求低、可編程全數(shù)...
2010-09-24 標(biāo)簽:FPGADDS調(diào)頻 1.9k 0
基于FPGA的機(jī)載三軸伺服控制器的設(shè)計(jì)優(yōu)化
目前伺服控制器的設(shè)計(jì)多以DSP或MCU為控制核心,但DSP的靈活性不如FPGA,且在某些環(huán)境比較惡劣的條件如高溫高壓下DSP的應(yīng)用效果會(huì)大打折扣,因...
愛(ài)特公司宣布其多種FPGA產(chǎn)品現(xiàn)可搭配使用加密內(nèi)核,Acte
愛(ài)特公司(Actel Corporation)宣布其多種FPGA產(chǎn)品現(xiàn)可搭配使用加密內(nèi)核,對(duì)抗差分功率分析(differential power ana...
FPGA/EPLD的自上而下(Top-Down)設(shè)計(jì)方法: 傳統(tǒng)的設(shè)計(jì)手段是采用原理圖輸入的方式進(jìn)行的,如圖1所示。通過(guò)調(diào)用FPGA/EPLD...
基于上位機(jī)與FPGA開(kāi)發(fā)板的光纖通道接口適配器
隨著存儲(chǔ)技術(shù)的迅速發(fā)展,存儲(chǔ)容量得到了迅速的增長(zhǎng),存儲(chǔ)系統(tǒng)的數(shù)據(jù)傳輸速度成為了主要的瓶頸。光纖的傳輸具有其速度上的優(yōu)勢(shì),然而,在光纖傳輸要受到光纖通道接
基于FPGA的圖像增強(qiáng)視頻處理系統(tǒng)
圖像增強(qiáng)處理有很強(qiáng)的針對(duì)性,沒(méi)有統(tǒng)一的評(píng)價(jià)標(biāo)準(zhǔn),從一般的圖片、視頻欣賞角度來(lái)說(shuō),濾除噪聲、擴(kuò)展對(duì)比度、銳化以及色彩增強(qiáng)等處理能顯著提升視覺(jué)效果。
2010-09-15 標(biāo)簽:FPGA圖像增強(qiáng) 2.2k 0
傳統(tǒng)的嵌入式產(chǎn)品只能實(shí)現(xiàn)某種特定的功能,不能滿足用戶可變的豐富多彩的應(yīng)用需求。為解決這個(gè)問(wèn)題,本文設(shè)計(jì)并實(shí)現(xiàn)了一種使用Java作為軟件平臺(tái)的基于FP...
FPGA/CPLD狀態(tài)機(jī)的穩(wěn)定性設(shè)計(jì)
隨著大規(guī)模和超大規(guī)模FPGA/CPLD器件的誕生和發(fā)展,以HDL(硬件描述語(yǔ)言)為工具、FPGA/CPLD器件為載體的EDA技術(shù)的應(yīng)用越來(lái)越廣泛.從...
2010-09-10 標(biāo)簽:fpgacpld狀態(tài)機(jī) 1.6k 0
FPGA全局時(shí)鐘資源相關(guān)原語(yǔ)及使用
FPGA全局時(shí)鐘資源一般使用全銅層工藝實(shí)現(xiàn),并設(shè)計(jì)了專用時(shí)鐘緩沖與驅(qū)動(dòng)結(jié)構(gòu),從而使全局時(shí)鐘到達(dá)芯片內(nèi)部的所有可配置單元(CLB)、I/O單元(IOB...
ASIC設(shè)計(jì)轉(zhuǎn)FPGA時(shí)的注意事項(xiàng)
FPGA原型驗(yàn)證和其他驗(yàn)證方法是不同的,任何一種其他驗(yàn)證方法都是ASIC驗(yàn)證中的一個(gè)環(huán)節(jié),而FPGA驗(yàn)證卻是一個(gè)過(guò)程。由于FPGA與ASIC在結(jié)構(gòu)、性能...
9/7二維離散小波變換的系統(tǒng)設(shè)計(jì)及FPGA實(shí)現(xiàn)
美國(guó)空間數(shù)據(jù)系統(tǒng)咨詢委員會(huì)(簡(jiǎn)稱CCSDS)于2005年推出一套適用于空間領(lǐng)域的圖像壓縮標(biāo)準(zhǔn),標(biāo)準(zhǔn)使用了離散小波變換為核心算法,推薦使用9/7整數(shù)離...
基于DAC芯片AD9248和CY7C09449的PCI高速數(shù)
0 引言 數(shù)據(jù)采集向高精度和高速度兩個(gè)方向發(fā)展。高精度數(shù)據(jù)采集依賴于A/D器件的精度,高速度數(shù)據(jù)采集不僅依賴于A/D器件的速度還依賴于數(shù)據(jù)采集系統(tǒng)的設(shè)
基于VHDL和FPGA的多種分頻的實(shí)現(xiàn)方法
分頻器是數(shù)字系統(tǒng)設(shè)計(jì)中的基本電路,根據(jù)不同設(shè)計(jì)的需要,我們會(huì)遇到偶數(shù)分頻、奇數(shù)分頻、半整數(shù)分頻等,有時(shí)要求等占空比,有時(shí)要求非等占空比。在同一個(gè)設(shè)計(jì)中有
基于FPGA的電子穩(wěn)像系統(tǒng)的設(shè)計(jì)
電子攝像系統(tǒng)已廣泛應(yīng)用于軍用及民用測(cè)繪系統(tǒng)中,但是效果受到其載體不同時(shí)刻姿態(tài)變化或震動(dòng)的影響。當(dāng)工作環(huán)境比較惡劣,尤其是在航空或野外操作時(shí),支撐攝像機(jī)平
2010-09-02 標(biāo)簽:FPGA電子穩(wěn)像系統(tǒng) 1.7k 0
1 多時(shí)鐘片上網(wǎng)絡(luò)架構(gòu)的分析 片上網(wǎng)絡(luò)結(jié)構(gòu)包含了拓?fù)浣Y(jié)構(gòu)、流量控制、路由、緩沖以及仲裁。選擇合適網(wǎng)絡(luò)架構(gòu)方面的元素,將對(duì)片上網(wǎng)絡(luò)的性能產(chǎn)生重大...
數(shù)字電視條件接收系統(tǒng)(CAS)的FPGA實(shí)現(xiàn)
1 數(shù)字電視條件接收系統(tǒng)(CAS)的工作原理 1.1 CAS的加擾和解擾 在采用MPEG-2的數(shù)字電視中,加擾過(guò)程就是用一個(gè)由控制字CW...
OrCAD FPGA系統(tǒng)規(guī)劃 創(chuàng)新的FPGA - PCB協(xié)同設(shè)計(jì) 該Cadence ®的OrCAD ® FPGA系統(tǒng)提供...
基于FPGA-SPARTAN芯片的CCD的硬件驅(qū)動(dòng)電路設(shè)計(jì)
CCD驅(qū)動(dòng)電路的實(shí)現(xiàn)是CCD應(yīng)用技術(shù)的關(guān)鍵問(wèn)題。以往大多是采用普通數(shù)字芯片實(shí)現(xiàn)驅(qū)動(dòng)電路,CCD外圍電路復(fù)雜,為了克服以上方法的缺點(diǎn),利用VHDL硬件...
隨著工藝技術(shù)向65nm以及更小尺寸的邁進(jìn),出現(xiàn)了兩類關(guān)鍵的開(kāi)發(fā)問(wèn)題:待機(jī)功耗和開(kāi)發(fā)成本。這兩個(gè)問(wèn)題在每一新的工藝節(jié)點(diǎn)上都非常突出,現(xiàn)在已經(jīng)成為設(shè)計(jì)團(tuán)...
2010-08-27 標(biāo)簽:FPGA 1.2k 0
1 引言 ??????? 隨著計(jì)算機(jī)和通信的發(fā)展,信息傳輸過(guò)程中信息安全的重要性越來(lái)越受到人們的重視。在信息傳輸過(guò)程中,人們普遍采用將待傳輸?shù)男?/p>
2010-08-27 標(biāo)簽:fpga 1.1k 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |