完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:13049個(gè) 瀏覽:640117次 帖子:8011個(gè)
時(shí)鐘使能電路是同步設(shè)計(jì)的基本電路,在很多設(shè)計(jì)中,雖然內(nèi)部不同模塊的處理速度不同,但由于這些時(shí)鐘是同源的,可以將它們轉(zhuǎn)化為單一時(shí)鐘處理;在ASIC中可以通...
2023-01-05 標(biāo)簽:fpga 3.1k 0
通過(guò)Verilog實(shí)現(xiàn)對(duì)一個(gè)頻率的任意占空比的任意分頻
在verilog程序設(shè)計(jì)中,我們往往要對(duì)一個(gè)頻率進(jìn)行任意分頻,而且占空比也有一定的要求這樣的話,對(duì)于程序有一定的要求,現(xiàn)在我在前人經(jīng)驗(yàn)的基礎(chǔ)上做一個(gè)簡(jiǎn)單...
從賽靈思FPGA設(shè)計(jì)流程看懂FPGA設(shè)計(jì)
綜合優(yōu)化(Synthesize)是將硬件語(yǔ)言或原理圖等設(shè)計(jì)輸入翻譯成由與,或,非門、RAM、觸發(fā)器等基本邏輯單元組成的邏輯連接(網(wǎng)表),并根據(jù)約束條件優(yōu)...
FPGA常年來(lái)被用作專用芯片(ASIC)的小批量替代品,然而近年來(lái)在微軟、百度等公司的數(shù)據(jù)中心大規(guī)模部署,以同時(shí)提供強(qiáng)大的計(jì)算能力和足夠的靈活性。
2023-01-04 標(biāo)簽:fpgaasic深度學(xué)習(xí) 2.4k 0
與現(xiàn)有的中端FPGA相比,得益于專為低功耗設(shè)計(jì)的可編程結(jié)構(gòu)、功耗優(yōu)化的嵌入式存儲(chǔ)器和DSP、低功耗高性能SERDES與I/O設(shè)計(jì)、內(nèi)置協(xié)議邏輯等全方位優(yōu)...
2023-01-04 標(biāo)簽:dspfpga嵌入式存儲(chǔ)器 942 0
易靈思FPGA之---國(guó)產(chǎn)化替代選型策略
本文介紹國(guó)產(chǎn)FPGA廠商易靈思,利用易靈思超低功耗、超高性能的FPGA芯片,目前供貨穩(wěn)定,性價(jià)比高,但是對(duì)于一個(gè)陌生的FPGA廠商,我們?cè)撊绾芜M(jìn)行器件選...
1.對(duì)于同步fifo,每100個(gè)cycle可以寫入80個(gè)數(shù)據(jù),每10個(gè)cycle可以讀出8個(gè)數(shù)據(jù),fifo的深度至少為? 寫時(shí)鐘頻率 w_clk, 讀時(shí)...
2023-01-04 標(biāo)簽:fpga 1.9k 0
SERDES:高速串行接口。將來(lái)PCI-E、XAUI、HT、S-ATA等高速串行接口會(huì)越來(lái)越多。有了SERDES模塊,F(xiàn)PGA可以很容易將這些高速串行接...
不再需要FPGA,用4個(gè)Cortex M4內(nèi)核!
相比DCDC電源和離網(wǎng)DCAC逆變電源,ACDC數(shù)字電源類產(chǎn)品由于有并網(wǎng)需求,涉及的控制功能也更多,主要包括:電網(wǎng)鎖相,電網(wǎng)諧波分析,電網(wǎng)和負(fù)載的諧振抑...
本項(xiàng)目中用到的設(shè)備有:PC、FPGA、溫度傳感器DS18B20、蜂鳴器(beep)、數(shù)碼管(segment)。 對(duì)于本次的項(xiàng)目,我的任務(wù)是將之前的...
針對(duì)Kintex UltraScale FPGA芯片Core的供電方案,為了工程師的設(shè)計(jì)更簡(jiǎn)潔,TI推薦如下供電方案: ? 型號(hào) 輸入電壓 輸出電壓 電...
為了對(duì)設(shè)計(jì)外部的時(shí)序情況進(jìn)行精確建模,設(shè)計(jì)者必須設(shè)定輸入和輸出端口的時(shí)序信息。Vivado只能識(shí)別出FPGA器件范圍內(nèi)的時(shí)序,因此必須使用set_inp...
2023-01-01 標(biāo)簽:fpga 5k 0
1.根據(jù)沖激響應(yīng)的不同,將數(shù)字濾波器分為有限沖激響應(yīng)(FIR)濾波器和無(wú)限沖激響應(yīng)(IIR)濾波器。對(duì)于FIR濾波器,沖激響應(yīng)在有限時(shí)間內(nèi)衰減為零,其輸...
2022-12-30 標(biāo)簽:fpga 5.6k 0
MP5652(A10)核心板用戶手冊(cè)及使用說(shuō)明
一、 開(kāi)發(fā)板簡(jiǎn)介 1.1 產(chǎn)品簡(jiǎn)介 MP5652(A10)核心板采用Intel公司Arria-10 GX系列的10AX027H4F34I3SG作為主控制...
MP5652(A10)核心板用戶手冊(cè)及使用說(shuō)明
MP5652(A10)核心板采用Intel公司Arria-10 GX系列的10AX027H4F34I3SG作為主控制器,核心板采用4個(gè)0.5mm間距12...
2022-12-29 標(biāo)簽:fpga開(kāi)發(fā)板核心板 2.2k 0
復(fù)雜的電路設(shè)計(jì)通常使用自頂向下的設(shè)計(jì)方法,設(shè)計(jì)過(guò)程中的不同階段需要不同的設(shè)計(jì)規(guī)格。比如架構(gòu)設(shè)計(jì)階段,需要模塊框圖或算法狀態(tài)機(jī)(ASM)圖表這方面的設(shè)計(jì)說(shuō)...
2022-12-29 標(biāo)簽:fpga 8k 0
自 20 世紀(jì) 80 年代中期推出以來(lái),可編程邏輯已在一系列應(yīng)用中得到廣泛采用?,F(xiàn)代可編程邏輯器件已經(jīng)從可編程邏輯器件(PLD)和復(fù)雜可編程邏輯器件(C...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |