完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級集成電路、軟件設(shè)計工具以及作為預(yù)定義系統(tǒng)級功能的IP(Intellectual Property)核。
文章:1696個 瀏覽:132025次 帖子:5361個
Nexys3學(xué)習(xí)手記6:ClockingWizard探秘
這一節(jié),我們首先會來了解下Nexys3上的主角兒XC6SLX16(Spartan-6家族)的時鐘資源,當(dāng)然不會照搬ug382.pdf(建議大家去瀏覽一遍...
2017-02-11 標(biāo)簽:XilinxClockingWizardNexys3PLL 4.2k 0
詳解Xilinx公司Zynq? UltraScale+?MPSoC產(chǎn)品
Avnet公司的Ultra96 開發(fā)板是基于ARM的Xilinx ZynqUltraScale+? MPSoC系列產(chǎn)品的滿足Linaro 96板指標(biāo)的開...
reVISION驚艷登場,Xilinx讓視覺導(dǎo)向機(jī)器學(xué)習(xí)更簡單!
由于人眼只能看到 390nm(藍(lán)光)至 700nm(紅光)波長之間的可見光譜,但成像設(shè)備憑借各種傳感器能捕獲到更寬泛波長的圖像,包括 X 光、紫外線、紅...
本文來自AMD Xilinx實習(xí)生Shaoyi Chen及其同學(xué)Leslie Xu, 本教程將使用ZCU102開發(fā)板運行xdpdma例程,程序可以在顯示...
利用 ISE 和 System Generator for DSP 10.1 提高 DSP 設(shè)計生產(chǎn)率
本視頻產(chǎn)品演示介紹了 Xilinx 系統(tǒng)生成器(System Generator)和 Xilinx ISE? 項目瀏覽器(Project Navigat...
HIL仿真技術(shù)監(jiān)測和診斷發(fā)動機(jī)燃燒性能
為了能夠更好的監(jiān)測和診斷發(fā)動機(jī)燃燒性能,我們需要實現(xiàn)設(shè)計一個仿真與測試系統(tǒng)。HIL(hardware-in-the-loop硬件在環(huán))仿真技術(shù)被普遍認(rèn)為...
數(shù)字設(shè)計FPGA應(yīng)用:74x163回顧
本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線,全面講解FPGA的原理及電路設(shè)計、Verilog HDL語言及VIVADO的應(yīng)用,并循序漸進(jìn)...
在生成濾波器IP核之前需要產(chǎn)生抽頭系數(shù),這個抽頭系數(shù)的階數(shù)是自己設(shè)定的,階數(shù)越高代表濾波器乘累加運算越多,但是階數(shù)大小的選擇要看是否滿足自己的設(shè)計要求(...
Zynq-7000 AP SoC如何搭建Smartest System
10多年來,越來越多的應(yīng)用已采用嵌入式計算機(jī)架構(gòu),將基于ARM的不同SoC和FPGA整合在同一印刷電路板(PCB)上,ARM處理器的分析和控制功能在FP...
【PlanAhead教程】-3 Synthesis and Implementation
教您如使用PlanAhead 13.1進(jìn)行設(shè)計應(yīng)用,通過一個設(shè)計程序,來體驗PlanAhead的功能強(qiáng)大
這個命令指定clock之間是異步關(guān)系,時序分析時會完全ignore這些clock之間的path。
隨著智能安全、機(jī)器人或無人駕駛汽車等應(yīng)用越來越依靠嵌入式人工智能技術(shù)來提高性能,交付全新的用戶體驗,推斷引擎必須滿足嚴(yán)格定義的推斷精度,還受限于總線寬度...
DAC快速目標(biāo)檢測算法優(yōu)化和架構(gòu)設(shè)計優(yōu)化方案
1. 需求分析 1.1 背景 Design Automation Conference 自動設(shè)計大會是全球久負(fù)盛譽(yù)的產(chǎn)學(xué)研交流盛會,也是計算機(jī)學(xué)會推薦的...
中國大學(xué)MOOC 本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線,全面講解FPGA的原理及電路設(shè)計、Verilog HDL語言及VIVAD...
Xilinx SmartLynq Data Cable可將比特流運行速度提高10倍
背景: JTAG是英文“Joint Test Action Group(聯(lián)合測試行為組織)”的詞頭字母的簡寫,該組織成立于1985 年,是由幾家主要的電...
XILINX Software Enablement for Zynq 7000 - ARM TechCon 2011
XILINX Software Enablement for Zynq 7000 - ARM TechCon 2011
Xilinx FPGA IP之Block Memory Generator AXI接口說明
之前的文章對Block Memory Generator的原生接口做了說明和仿真,本文對AXI接口進(jìn)行說明。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |