完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷(xiāo)售范圍廣泛的高級(jí)集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級(jí)功能的IP(Intellectual Property)核。
文章:1696個(gè) 瀏覽:131987次 帖子:5361個(gè)
Xilinx All Programmable RFSoC 背景資料
新型 RFSoC 能將功耗和封裝尺寸減少50-75%,對(duì)高效部署 5G 大規(guī)模 MIMO 和毫米波無(wú)線(xiàn)回傳至關(guān)重要。
新型RFSoC器件能將功耗和封裝尺寸減少50-75%,對(duì)高效部署5G Massive-MIMO無(wú)線(xiàn)電和毫米波無(wú)線(xiàn)回傳至關(guān)重要
自Xilinx在1984年創(chuàng)造出FPGA以來(lái),這種可編程邏輯器件憑借性能、上市時(shí)間、成本、穩(wěn)定性和長(zhǎng)期維護(hù)方面的優(yōu)勢(shì),在通信、醫(yī)療、工控和安防等領(lǐng)域占有...
Xilinx Virtex Ultrascale? FPGA 電源解決方案
PMP9475 12V 輸入?yún)⒖荚O(shè)計(jì)以緊湊高效的設(shè)計(jì)提供為 Xilinx's Virtex? Ultrascale? 系列 FPGA 供電時(shí)所需的所有電...
Opal Kelly公司總部位于俄勒岡州波特蘭的 Opal Kelly 公司專(zhuān)門(mén)從事基于FPGA的USB模塊開(kāi)發(fā),曾大量推出基于賽靈思 FPGA的USB...
System generator如何與MATLAB進(jìn)行匹配?
system generator是xilinx公司的系統(tǒng)級(jí)建模工具,它是擴(kuò)展mathworks公司的MATLAB下面的simulink平臺(tái),添加了XIL...
無(wú)任是用CPU作為系統(tǒng)的主要器件,還是用FPGA作為系統(tǒng)的主要器件,系統(tǒng)設(shè)計(jì)中首先要考慮到的問(wèn)題就是處理器的啟動(dòng)加載問(wèn)題。
Xlinx FPGA的DSP設(shè)計(jì)工具和設(shè)計(jì)流程
因?yàn)槭稚嫌幸粔KXilinx的Spartan--3E開(kāi)發(fā)板,前些日子陸陸續(xù)續(xù)學(xué)習(xí)了ISE的一般工程開(kāi)發(fā),熟悉了Xilinx ISE 10.x的軟件操作和開(kāi)...
LX110T的板子上跑demo的時(shí)候遇到的一些錯(cuò)誤的解決辦法總結(jié)
.前一段時(shí)間在玩xilinx送我在跑XUPV5-LX110T,首先跑xilinx給出的XUPV5-LX110T的demo設(shè)計(jì),結(jié)果發(fā)現(xiàn)遇到了一些錯(cuò)誤但是...
Xilinx ISE是如何調(diào)用ModelSim進(jìn)行仿真的
在我們用ModelSim仿真的時(shí)候經(jīng)常是修改一點(diǎn)一點(diǎn)修改代碼,這樣會(huì)造成一個(gè)無(wú)奈的操作循環(huán):修改代碼--->編譯代碼--->仿真設(shè)置--->進(jìn)入仿真頁(yè)面...
當(dāng)ISE調(diào)用ModelSim進(jìn)行仿真的時(shí)候,如果在FPGA設(shè)計(jì)中使用了Xilinx提供的的IP core或者其他的原語(yǔ)語(yǔ)句,ModelSim不添加X(jué)il...
FPGA實(shí)戰(zhàn)開(kāi)發(fā)技巧(12)
在大規(guī)模設(shè)計(jì)的調(diào)試應(yīng)該按照和設(shè)計(jì)理念相反的順序,從底層測(cè)試,主要依靠ChipScope Pro 工具。下面主要介紹ChipScope Pro、FPGA ...
Xilinx DPD 解決方案使用經(jīng)驗(yàn)(四)
Xilinx DPD 解決方案的Microblaze每執(zhí)行一次Control_mode(通俗的講,就是命令),都會(huì)返回一個(gè)CommandStatus.
自適應(yīng)計(jì)算功放的逆模型。這部分是由MicroBlaze處理器完成。屬于DPD軟件部分。
ISE中下載Xilinx的bit文件失敗時(shí)的處理方案
在使用ISE進(jìn)行FPGA的bit文件下載時(shí),經(jīng)常會(huì)遇到下載失敗的問(wèn)題,提示:"DONE did not go high".
如何在設(shè)計(jì)階段考慮降低XILINX的功耗,最近Xilinx發(fā)布了不少關(guān)于使用serdes,ISERDES/OSERDES等基元設(shè)計(jì)一些很具創(chuàng)意性的接口。
買(mǎi)櫝還珠的故事,大家一定不陌生。 如果把芯片內(nèi)部最值錢(qián)和最有技術(shù)含量的那個(gè)硅片比喻為珍珠的話(huà), 芯片外面的封裝,包括管腳,就可以比喻為櫝了。
Xilinx DPD 解決方案使用經(jīng)驗(yàn)(七)
這篇文章是關(guān)于Xilinx DPD最后一篇總結(jié)文章,內(nèi)容涉及的比較寬泛,但在使用的是要注意的問(wèn)題。
減少Xilinx Ise與Modelsim聯(lián)合仿真的錯(cuò)誤方法
我們經(jīng)常使用Xilinx Ise與Modelsim聯(lián)合仿真,但是經(jīng)常出現(xiàn)一些由于庫(kù)沒(méi)有編譯而出現(xiàn)的錯(cuò)誤!下面是我總結(jié)的方法:
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |