完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>
電子發(fā)燒友網(wǎng)技術(shù)文庫為您提供最新技術(shù)文章，最實(shí)用的電子技術(shù)文章，是您了解電子技術(shù)動(dòng)態(tài)的最佳平臺(tái)。
針對(duì)傳統(tǒng)磁通門信號(hào)處理電路中模擬元件的缺點(diǎn)，設(shè)計(jì)一種基于現(xiàn)場可編程門陣列(FPGA)的數(shù)字磁通門系統(tǒng)。...
被廣泛應(yīng)用于各種產(chǎn)品，具有開發(fā)時(shí)間短、成本效益高以及靈活的現(xiàn)場重配置與升級(jí)等諸多優(yōu)點(diǎn)。很多新型FPGA利用先進(jìn)的技術(shù)實(shí)現(xiàn)低功耗和高性能。他們通過新的制造工藝降低了內(nèi)核電壓，從而擴(kuò)大電源電壓范圍并提高電流量。很多FPGA對(duì)每個(gè)電源軌的供電需求不盡相同，而這些不同的電源有不同的電壓輸出和時(shí)序要求以及不同...
在Vivado Design Suite中，Vivado綜合能夠合成多種類型的屬性。在大多數(shù)情況下，這些屬性具有相同的語法和相同的行為。...
這一節(jié)我們實(shí)現(xiàn)一個(gè)稍微復(fù)雜一點(diǎn)的功能——測量未知信號(hào)的頻率，PS和PL通過AXI總線交互數(shù)據(jù)，實(shí)現(xiàn)我們希望的功能。...
本篇主要總結(jié)的是塊狀Memory（Block Memory），實(shí)際上就是FPGA內(nèi)部獨(dú)立于邏輯單元的專用存儲(chǔ)器，更像是一種硬核。...
Achronix在他們最新推出的第四代eFPGA產(chǎn)品Speedcore Gen4 eFPGA IP時(shí)，除了TSMC 7nm工藝所產(chǎn)生的對(duì)標(biāo)聯(lián)想外，其在設(shè)計(jì)方法上也走了更多。...
時(shí)序邏輯電路對(duì)于組合邏輯的毛刺具有容忍度，從而改善電路的時(shí)序特性。同時(shí)電路的更新由時(shí)鐘控制。...
電動(dòng)機(jī)是各類數(shù)控機(jī)床的重要執(zhí)行部件。要實(shí)現(xiàn)對(duì)電動(dòng)機(jī)的精確位置控制，轉(zhuǎn)子的位置必須能夠被精確的檢測出來。光電編碼器是目前最常用的檢測器件。光電編碼器分為增量式、絕對(duì)式和混合式。其中，增量式以其構(gòu)造簡單，機(jī)械壽命長，易實(shí)現(xiàn)高分辨率等優(yōu)點(diǎn)，已被廣泛采用。增量式光電編碼器輸出有A，B，Z三相信號(hào)，其中A相和...
由于大規(guī)模高密度可編程邏輯器件多采用SRAM工藝，要求每次上電，對(duì)FPGA器件進(jìn)行重配置，這就使得可以通過監(jiān)視配置的位數(shù)據(jù)流，進(jìn)行克隆設(shè)計(jì)。因此，在關(guān)鍵、核心設(shè)備中，必須采用加密技術(shù)保護(hù)設(shè)計(jì)者的知識(shí)產(chǎn)權(quán)。...
FPGA的開發(fā)流程是遵循著ASIC的開發(fā)流程發(fā)展的，發(fā)展到目前為止，F(xiàn)PGA的開發(fā)流程總體按照?qǐng)D1進(jìn)行，有些步驟可能由于其在當(dāng)前項(xiàng)目中的條件的寬度的允許，可以免去，比如靜態(tài)仿真過程，這樣來達(dá)到項(xiàng)目時(shí)間上的優(yōu)勢。但是，大部分的流程步驟還是需要我們循規(guī)蹈矩的去做，因?yàn)檫@些步驟的輸入是上一個(gè)步驟的結(jié)果，輸...
首先強(qiáng)烈推薦閱讀官方文檔UG903和UG949，這是最重要的參考資料，沒有之一。它提倡要在設(shè)計(jì)的早期階段就要排除問題，越到后期時(shí)序的改善就越困難。其中HLS層次對(duì)性能的影響是最大的。...
在現(xiàn)代電子測量、通訊系統(tǒng)以及生物醫(yī)學(xué)等領(lǐng)域，經(jīng)常涉及對(duì)寬帶模擬信號(hào)進(jìn)行數(shù)據(jù)采集和存儲(chǔ)，以便計(jì)算機(jī)進(jìn)一步進(jìn)行數(shù)據(jù)處理。為了對(duì)高速模擬信號(hào)進(jìn)行不失真采集，根據(jù)奈奎斯特定理， 采樣頻率必須為信號(hào)頻率的2 倍以上，但在電阻抗多頻及參數(shù)成像技術(shù)中正交序列數(shù)字解調(diào)法的抗噪性能對(duì)信號(hào)每周期的采樣點(diǎn)數(shù)決定，采樣點(diǎn)數(shù)...
在當(dāng)前圖像傳感器市場，CMOS傳感器以其低廉的價(jià)格得到越來越多消費(fèi)者的青睞。在目前的應(yīng)用中，多數(shù)采用軟件進(jìn)行數(shù)據(jù)的讀取，但是這樣無疑會(huì)浪費(fèi)指令周期，并且對(duì)于高速器件，采用軟件讀取在程序設(shè)計(jì)上、在時(shí)間配合上有一定的難度。...
測量領(lǐng)域以及儀表儀器領(lǐng)域中，對(duì)數(shù)字信號(hào)的測量主要便是對(duì)其信號(hào)脈沖寬度進(jìn)行測量。目前使用最多的方式便是脈沖計(jì)數(shù)的方式，即通過高頻時(shí)鐘脈沖在待測信號(hào)的低電平處或者高電平處進(jìn)行計(jì)數(shù)，然后依照脈沖數(shù)量，通過計(jì)算的方式得到信號(hào)寬度，待測信號(hào)獨(dú)立于計(jì)數(shù)時(shí)鐘，其信號(hào)的上升以及下降沿?zé)o法同時(shí)鐘邊沿準(zhǔn)確的吻合，所以，...
為給DSP、ASIC、FPGA和微處理器的負(fù)載點(diǎn)供電而引起的電壓輸入軌數(shù)目的增多使得電源設(shè)計(jì)更加具有挑戰(zhàn)性。特別是由于系統(tǒng)功率和工作頻率要求的增加，造成基礎(chǔ)設(shè)施、工業(yè)和工廠自動(dòng)化設(shè)備對(duì)噪聲和其他不可預(yù)測事件更加敏感。例如，系統(tǒng)啟動(dòng)時(shí)的錯(cuò)誤輸入電壓會(huì)引起系統(tǒng)閂鎖、可靠性問題甚至系統(tǒng)故障。...
早期運(yùn)用的arm芯片規(guī)模較小，在芯片上直接有uart的中斷服務(wù)函數(shù)地址寄存器，直接將中斷服務(wù)函數(shù)的地址寫入寄存器就搞定了。...
許多數(shù)字處理系統(tǒng)都會(huì)使用FPGA，原因是FPGA有大量的專用DSP以及block RAM資源，可以用于實(shí)現(xiàn)并行和流水線算法。因此，通常情況下，F(xiàn)PGA都要和高性能的ADC和DAC進(jìn)行接口，比如e2v EV10AQ190低功耗四通道10-bit 1.25 Gsps ADC和EV12DS130A內(nèi)建4/...
在【第五屆中國物聯(lián)網(wǎng)大會(huì)之NB-IoT與Sigfox分論壇】將為您邀請(qǐng)目前NB-IoT/Sigfox業(yè)內(nèi)主要運(yùn)營商和芯片及模組企業(yè)大佬，現(xiàn)場為您解讀目前NB-IoT/Sigfox智能終端的市場商機(jī)、開發(fā)挑戰(zhàn)和解決方案，我們致力于把本屆IOT大會(huì)精心打造成中國NB-IoT/Sigfox產(chǎn)業(yè)鏈上的一個(gè)合...
PCI Express（PCIe）是一種高性能互連協(xié)議，可應(yīng)用于網(wǎng)絡(luò)適配、圖形加速、服務(wù)器、大數(shù)據(jù)傳輸、嵌入式系統(tǒng)等領(lǐng)域。PCIe協(xié)議在軟件層上可兼容于PCI和PCI—X，但同時(shí)也有明顯的不同。在兩個(gè)設(shè)備間，其是一種基于數(shù)據(jù)包、串行、點(diǎn)對(duì)點(diǎn)的互連，因此所連接設(shè)備獨(dú)享通道帶寬。根據(jù)使用的版本號(hào)和通道數(shù)...
為了遠(yuǎn)程對(duì)現(xiàn)場進(jìn)行設(shè)備管理和環(huán)境監(jiān)控，并簡化現(xiàn)場監(jiān)控設(shè)備，有效地提高整個(gè)系統(tǒng)的穩(wěn)定性和安全性。擬開發(fā)一款遠(yuǎn)程控制器，簡稱RCM遠(yuǎn)控器。該遠(yuǎn)控器將集現(xiàn)場數(shù)據(jù)采集、多種通信協(xié)議轉(zhuǎn)換、故障告警、應(yīng)急控制、智能聯(lián)動(dòng)、內(nèi)嵌WEB配置頁等多項(xiàng)功能。...
關(guān)注我們的微信
下載發(fā)燒友APP
機(jī)器人發(fā)燒友
