求助：labview 編譯時，顯示xilinx錯誤，編譯失敗，這是什么原因啊？

2018-08-09 標簽：Xilinxsoc

基于FPGA+AD7609的數(shù)據(jù)采集系統(tǒng)實現(xiàn)

2018-08-09 標簽：數(shù)據(jù)采集ad7609

基于FPGA+USB3.0接口的高速數(shù)據(jù)傳輸系統(tǒng)設(shè)計

2018-08-09 標簽：USB

cpld的外接有源晶振頻率大小從什么地方看

2018-08-08 標簽：晶振CPLD

如何提高FPGA的運行速度（轉(zhuǎn)）

2018-08-08 標簽：工作頻率

FPGA提高篇——禁止使用分頻時鐘、計數(shù)器時鐘

2018-08-08 標簽：分頻計數(shù)器

使用Robei利用verilog語言做ALU設(shè)計

2018-08-08 標簽：Verilog車牌定位圖像

FPGA筆記：for語句的使用(verilog)

2018-08-08 標簽：Verilog車牌定位圖像

FPGA開發(fā)板故障排除，解決CONF_DONE不拉高問題

2018-08-08 標簽：開發(fā)板

介紹FPGA的綜合（轉(zhuǎn)）

2018-08-08 標簽：綜合

FIFO的讀寫使能的問題

2018-08-08 標簽：FIFOcaffe框架

LCD顯示SD卡中的圖片,出現(xiàn)一些問題 請問如何設(shè)置屏幕復(fù)位信號？

2018-08-07 標簽：LCDSD卡

maxv系列芯片外部晶振電路怎樣設(shè)計

2018-08-07 標簽：晶振電路

modelsim如何自動生成testbenth文件?百度上的方法不對

2018-08-07 標簽：testbenchVerilogmodelsim

基于FPGA水平垂直投影（字符分割）法的實現(xiàn)

2018-08-07 標簽：字符分割

fpga控制從芯片輸出

2018-08-07

基于FPGA和W5500的以太網(wǎng)傳輸系統(tǒng)實現(xiàn)

2018-08-07 標簽：以太網(wǎng)W5500

基于FPGA的多通道綜合測試系統(tǒng)設(shè)計

2018-08-07 標簽：多通道

怎么采用FPGA原型系統(tǒng)加速物聯(lián)網(wǎng)設(shè)計？

2018-08-07 標簽：物聯(lián)網(wǎng)

基于PXI的傳統(tǒng)視頻顯示器測試解決方案

2018-08-07 標簽：PXI

dpram讀寫順序有問題，請問這可能是什么原因?qū)е碌模?/a>

2018-08-06 標簽：DPRAMRAM

altera MAXV系列芯片的最小工作電路設(shè)計方面的資料

2018-08-06 標簽：Altera

請問Quartus 13.0的FIR II的IP核不能添加系數(shù)文件是什么原因？

2018-08-06 標簽：caffe框架IP核

FPGA研發(fā)之道(2)FPGA和他那些小伙伴們(二)器件互聯(lián)

2018-08-06

FPGA研發(fā)之道(2)FPGA和他那些小伙伴們(一)系統(tǒng)架構(gòu)組

2018-08-06

FPGA研發(fā)之道(1)FPGA是個什么玩意？

2018-08-06

兩板間的串行通信，分開放到兩個板子上就是錯的，接收不到正確的信息是什么原因？

2018-08-05 標簽：串行通信

特權(quán)同學(xué)xilinx spartan6 串口部分代碼疑惑？

2018-08-04 標簽：Xilinxsoc

Verilog HDL 數(shù)字設(shè)計與綜合第二版，很實用的入門書籍

2018-08-04 標簽：Verilog車牌定位FPGA

FPGA開發(fā)外設(shè)子板模塊電路設(shè)計詳解

2018-08-03 標簽：驅(qū)動電路