【AC620 FPGA開發(fā)板試用預(yù)熱貼】自寫以太網(wǎng)傳輸代碼，實(shí)現(xiàn)以太網(wǎng)的圖像采集傳輸【小梅哥力作】

2017-06-14 標(biāo)簽：以太網(wǎng)攝像頭

【急聘】廣州地區(qū)急招Altera FAE，有興趣的工程師速與我聯(lián)系。

2017-06-14 標(biāo)簽：工程師

夏老師推薦：驚人！Python+FPGA 實(shí)現(xiàn)FPGA開發(fā)大提速？??！

2017-06-14

Xilinx 的Virtex2系列FPGA的主并配置模式怎么設(shè)置？

2017-06-14 標(biāo)簽：Xilinx

fpga仿真和實(shí)際硬件測(cè)試結(jié)果

2017-06-13 標(biāo)簽：LED燈硬件測(cè)試

【AC620開發(fā)板試用預(yù)熱貼】【掃盲貼】為什么屏幕分辨率是 640x480

2017-06-13 標(biāo)簽：開發(fā)板

多個(gè)FPGA視頻教程面試題，免費(fèi)分享

2017-06-13 標(biāo)簽：騰訊

FPGA市場(chǎng)未來成長潛力有多大？

2017-06-13

求代替gal16v8d的芯片

2017-06-13

潘文明至簡(jiǎn)設(shè)計(jì)法系列教程-Verilog快速掌握新版簡(jiǎn)介

2017-06-12 標(biāo)簽：Verilog

智明力強(qiáng)IMX6核心板參數(shù)

2017-06-12 標(biāo)簽：ARM

FPGA手持紅外平臺(tái)

2017-06-12

FPGA引腳配置問題

2017-06-12

基于XILINX 制作的數(shù)控系統(tǒng)

2017-06-11 標(biāo)簽：Xilinx數(shù)控

剛開始學(xué)習(xí)FPGA，最近想要制作一個(gè)電子時(shí)鐘，發(fā)現(xiàn)輸出數(shù)碼管的片選和段選無法仿真

2017-06-11 標(biāo)簽：電子時(shí)鐘數(shù)碼管

LAN-401 信號(hào)處理模塊

2017-06-11

FPGA中邏輯資源分配、布局

2017-06-10

求睿智Xilinx Spartan-6 FPGA開發(fā)板資料

2017-06-10

用Quartus II 13.0 仿真，功能仿真能正常出來，但是到時(shí)序仿真就總是報(bào)錯(cuò)是什么原因？

2017-06-09 標(biāo)簽：仿真VHDL

單個(gè)模塊仿真正常，頂層例化后仿真無波形。

2017-06-09

基于verilog的電子琴設(shè)計(jì)，記憶功能，能否實(shí)現(xiàn)

2017-06-09

Altera Cyclone V芯片的綜合問題

2017-06-09

求教關(guān)于 modelsim 修改源代碼后重新加載波形（Re_launch）的問題。

2017-06-09 標(biāo)簽：modelsimISE

求教FPGA輸出正弦波問題

2017-06-08

如果我的設(shè)計(jì)不涉及外部芯片輸入的話，OFFSET IN 就不需要約束了吧？

2017-06-08

【招聘】深圳急招FPGA算法工程師，有興趣戳進(jìn)來，薪資待遇豐厚！

2017-06-08 標(biāo)簽：工程師

組合邏輯中的always后面的敏感事件表是高電平觸發(fā)還是電平發(fā)生翻轉(zhuǎn)的時(shí)候觸發(fā)？

2017-06-08 標(biāo)簽：高電平

智明力強(qiáng)光電IMX6核心板參數(shù)

2017-06-08 標(biāo)簽：ARM

智明力強(qiáng)光電cyclone V核心板參數(shù)

2017-06-08 標(biāo)簽：ARM

【我是電子發(fā)燒友】看穿芯片之處理器CPU【轉(zhuǎn)】

2017-06-08 標(biāo)簽：控制器cpu