基于FPGA用Verilog HDL設(shè)計(jì)一個(gè)數(shù)字時(shí)鐘

2017-06-08 標(biāo)簽：verilog HDL

UART 軟核 測(cè)試

2017-06-07 標(biāo)簽：UART

Vivado生成比特流的時(shí)候，出現(xiàn)了如下錯(cuò)誤是什么原因？

2017-06-07 標(biāo)簽：Designvivado

推薦！FPGA定位問(wèn)題及答案詳細(xì)全解集

2017-06-07

[轉(zhuǎn)帖]FPGA和他那些小伙伴們 （一） 系統(tǒng)架構(gòu)組成

2017-06-07

FPGA增量型旋轉(zhuǎn)編碼器A_B_Z輸入-正反計(jì)數(shù)電路模塊

2017-06-07 標(biāo)簽：編碼器

求基于fpga的verilog HDL語(yǔ)言的紅外遙控系統(tǒng)設(shè)計(jì)的完整程序

2017-06-06

新人立個(gè)帖子，記錄自己學(xué)習(xí)FPGA的一點(diǎn)一滴，越磨礪，越光芒

2017-06-06

編程

2017-06-06

microsemi 的fpga，m2s101內(nèi)核，jlink連不上的問(wèn)題

2017-06-06

PCIE-DMA高清視頻采集卡

2017-06-06 標(biāo)簽：DMAPCIe高清視頻

國(guó)外PCIE的書(shū)籍《pci express system architecture》

2017-06-06

Xilinx系列FPGA芯片IP核詳解

2017-06-06 標(biāo)簽：XilinxIP核

【招聘】 廣州Altera的工程師請(qǐng)進(jìn)！急急急！

2017-06-06 標(biāo)簽：工程師

FPGA學(xué)習(xí)資料大放送之續(xù)

2017-06-05

ASEMI MDA165-16能代替美高森美的MSAD165-16嗎？

2017-06-05

求解FPGA單精度浮點(diǎn)數(shù)運(yùn)算VHDL編寫(xiě)

2017-06-05

小梅哥AC620 Altera FPGA 開(kāi)發(fā)板免費(fèi)試用

2017-06-05

Cyclone5 FPGA配置管腳狀態(tài)問(wèn)題:

2017-06-05 標(biāo)簽：PCB

廣州用Altera的工程師請(qǐng)進(jìn)！急急急！

2017-06-05

廣州用過(guò)Altera的FPGA工程師請(qǐng)進(jìn)！

2017-06-05 標(biāo)簽：工程師

準(zhǔn)備利用核心板做寫(xiě)基礎(chǔ)實(shí)驗(yàn)。

2017-06-04

Verilog不能合成MOS開(kāi)關(guān)門(mén)原語(yǔ)

2017-06-03

Xilinx FPGA 搭建8051核

2017-06-03 標(biāo)簽：Xilinx

有沒(méi)有安裝quartus13.0，在破解的時(shí)候生成不了正確的license的？

2017-06-03

VCCINT 少接一個(gè)會(huì)怎么樣？

2017-06-03

【小梅哥FPGA】Altera SOPC FrameBuffer系統(tǒng)設(shè)計(jì)教程（使用VGA實(shí)時(shí)顯示任意字符圖案）【AC620開(kāi)發(fā)板手把手教程】

2017-06-03 標(biāo)簽：NIOS

高維度矩陣怎樣實(shí)現(xiàn)？

2017-06-02

編譯成功，波形仿真出問(wèn)題了，大神幫瞧瞧

2017-06-02

Quartus 13.0安裝的時(shí)候總是在最后完成的時(shí)候提示Help安裝錯(cuò)誤怎么辦

2017-06-02