【妖精分享】可綜合的Verilog語法（劍橋大學(xué)，影?。?/a>

2016-02-03 標(biāo)簽：Verilog

【妖精分享】Verilog HDL 華為入門教程

2016-02-03

vivado lanuch SDK 時(shí)的問題

2016-02-02 標(biāo)簽：vivado計(jì)數(shù)器

Altera固化程序問題

2016-02-01

CPLD建數(shù)組

2016-02-01

珍藏許久的FPGA時(shí)序分析經(jīng)典資料

2016-01-30

ov7670采集數(shù)據(jù)vga顯示 因?yàn)镕PGA芯片內(nèi)部RAM不夠 只能顯示160x120 求插值算法 放大代碼

2016-01-29

愛圖仕評(píng)測

2016-01-29 標(biāo)簽：監(jiān)視器

NIOS2運(yùn)行程序一段時(shí)間就停止，大致情況如下

2016-01-28

altea里面的RAM該如何實(shí)例化,verilog語言

2016-01-28

等精度頻率計(jì)

2016-01-28 標(biāo)簽：頻率計(jì)Verilog

有誰知道這是什么型號(hào)的CPLD

2016-01-28 標(biāo)簽：CPLD

vivoda仿真時(shí)鐘出現(xiàn)異常現(xiàn)象

2016-01-27

新手剛學(xué)習(xí)verilog請(qǐng)教問題??！求大神指點(diǎn)

2016-01-27 標(biāo)簽：Verilog

在ISE生成bit文件時(shí)，產(chǎn)生了這個(gè)ERROR，不知道什么原因？

2016-01-27

mega_ramq.exe遇到問題需要關(guān)閉，大家有人遇到過這樣的問題嗎？

2016-01-26

明德?lián)P資料大贈(zèng)送《一天融會(huì)貫通FPGA》

2016-01-26

2015年度，論壇FPGA版塊精華帖匯總！

2016-01-26

fpga與labview

2016-01-26

關(guān)于modelsim仿真輸出為多位，但仿真輸出只有一位

2016-01-25

想用FPGA做個(gè)DDS產(chǎn)生方波

2016-01-25 標(biāo)簽：DDSVerilog

Verilog HDL語法

2016-01-24 標(biāo)簽：Verilog

請(qǐng)問哪位有xilinx core3s250e開發(fā)板的教程？

2016-01-23

【求助】畫原理圖時(shí)，電容及電阻的大小是怎么選的??？它們作用是什么啊？

2016-01-22

0~999_999計(jì)數(shù)器

2016-01-22

關(guān)于FPGA 的最高時(shí)序和采樣速率是一樣嗎？

2016-01-22

尋求LATTICE 3 USB3.0技術(shù)支持

2016-01-22 標(biāo)簽：信號(hào)源

FPGA 配置 LAN8710A 100Mbps，類似AX88796B 緩存

2016-01-22

高價(jià)求助LATTICE 3 USB3.0技術(shù)支持高手

2016-01-21

怎么購買ALTERA官方開發(fā)板？

2016-01-21