我們可以預見，隨著5G網(wǎng)絡的部署，在世界范圍內將有大規(guī)模的擴建浪潮，并需要許多高質量的電信整流器來提供所需的電力。為了滿足提高效率、降低運營成本和降低物料清單成本的需求，人們對寬帶隙解決方案重新產生了興趣。同樣，人們也在不斷努力提升服務器電源，使其能效水平不斷提高，同時將熱量損耗降至最低。現(xiàn)在，為數(shù)字經(jīng)濟、大數(shù)據(jù)、物聯(lián)網(wǎng)和人工智能提供動力的超大規(guī)模數(shù)據(jù)中心使用30KW以上的服務器機架和高度復雜的冷卻管理系統(tǒng)運行。

具有更大天線陣列（多達 64發(fā)送/64接收）、可將數(shù)據(jù)速率提升100-1000倍以及服務于構成物聯(lián)網(wǎng)的數(shù)萬億器件的5G網(wǎng)絡，似乎需要更大的功率。為了減少每個基站所需的功率，人們已經(jīng)進行了許多技術改進，但是卻可能需要更多的基站。為了提供先進的電源管理方法，從待機狀態(tài)到滿負荷狀態(tài)，這些基站的電源必須滿足越來越嚴格的效率要求。

SiC FET的新產品可以實現(xiàn)以前無法實現(xiàn)的效率目標，而且我們將在本文中研究主要的拓撲結構和器件功能。我們將討論在這一領域中我們可能會了解到的情況，在這個領域中，硅基超結、SiC FET和氮化鎵 (GaN)FET都將參與競爭。

一些基礎知識

這些電源的共同點是功率因數(shù)校正 (PFC)段，該段以接近單位功率因數(shù)將交流整流為直流，輸出電壓為 400V，隨后是一個直流轉換器，該轉換器將 400V 轉換為 48V 或 12V，供系統(tǒng)內使用。然后，其他負荷點轉換器為 CPU 和存儲庫供電。

如果檢查一下數(shù)據(jù)中心服務器電源的使用情況，那么很明顯，其大部分使用壽命都花在中輕負荷上。因此，PFC 段和直流-直流段必須在所有負荷條件下都具有高效率，同時還要滿足峰值負荷運行的熱約束。用于計算電源的眾所周知的 80 Plus 標準可以展示這一點，如圖 1 所示。服務器必須滿足鈦金標準，即使在 10％ 的負荷下也要保持高效率。圖 2展示了開放運算計劃 (Open Compute Project)的典型規(guī)格，該規(guī)格的要求高于 3.3KW 級電源的鈦金標準。

圖 1：展示了計算電源效率目標的 80 Plus標準

圖 2：來自開放運算計劃的 3.3KW 服務器電源規(guī)格

圖 3展示了典型的電源體系結構，包括輸入橋式整流器、配有 650V FET的簡單雙交錯升壓轉換器 (PFC)和 SiC結勢壘肖特基 (JBS)二極管，以及全橋 LLC級直流轉換器。圖中未展示輸入 EMI濾波器。PFC級使用的典型開關頻率為 65-150kHz。這里，功率密度需要折衷，以實現(xiàn)較低頻率下的更高效率，因為在 150kHz 而不是 30kHz 下開關，電感器就可以小很多。這導致需要使用帶有 SiC JBS二極管的硅基超結 MOSFET來保持高效率，同時在 65-150kHz 下進行硬開關。高度先進的超結 MOSFET可以快速開關，而 SiC肖特基二極管有助于最大程度地降低 MOSFET 的打開損耗。

圖 3：常用的電源配置。在輸入橋式整流器之后，是交錯式 PFC級和全橋 LLC級

在電路的 LLC 級，通常也使用 650V MOSFET。該電路保持零電壓開關 (ZVS) 運行并降低了關閉電流，因此損耗要低得多，并允許在 100-500kHz 的更高頻率下工作，從而使變壓器體積更小。在副邊側，導通電阻極低的 80-150V 硅 MOSFET用于整流高頻副邊交流電壓，以提供穩(wěn)定的直流輸出電壓。選擇使用 650V FET，以便在某些工作條件下 ZVS丟失時，寄生二極管的恢復不會造成破壞。

半導體器件

再來看晶體管方面，在 PFC 級和直流轉換器的高壓側，通常使用 650V 級器件。表 1概述了硅器件、GaN器件和 SiC器件的最新技術及其相關特性。就影響芯片尺寸的單位面積電阻 (RdsA)而言，到目前為止，SiC FET（SiC JFET的 RdsA）是最佳選擇。與硅基超結替代品相比，所有寬帶隙器件均具有出色的寄生二極管恢復性能。然而，只有 SiC器件和硅器件能夠處理雪崩能量。增強型 GaN器件的閾值電壓 (Vth) 也很低，再加上其速度和較窄的柵極電壓范圍，使其難以驅動。

表 1：650V 晶體管選件的基本技術比較

表 2展示了常用 TO247封裝中的一些行業(yè)等效產品的比較。硅基超結 (Si SJ)器件和 UnitedSiC的產品可通過 0至 10V 驅動器驅動。SiCMOS選件需要不同的電壓（例如 -4V 至 18V）。SiC器件均具有較低的輸入電容（柵極電荷），并大大降低了二極管恢復電荷 (Qrr)。硅基超結和 SiC FET的寄生二極管導電損耗低于 SiC MOSFET。

表 2：TO247封裝型中相似晶體管的參數(shù)比較

表 3展示了 DFN8×8占板空間中的相似器件的比較。硅基超結、SiC FET和 GaN 器件都可以由標準的硅柵極驅動器驅動。UnitedSiC的 FET產品具有非常低的導通電阻。最好使用最下方三行的性能表征比較具有不同的 150℃ RDS(ON)的器件。寬帶隙解決方案提供了更好的性能表征，尤其是對于 Rds*Coss(tr) 和Rds*Qrr。

表 3：DFN8×8封裝型中硅基驅動兼容晶體管的參數(shù)比較

圖 4展示了 SiC FET、GaN FET和硅基超結 FET常用配置的截面體系結構。GaNHEMT 是橫向器件，而其他器件類型是垂直器件。垂直電流流動使較高電壓器件可以更緊湊地實現(xiàn)，因為源級端子和漏級端子位于芯片的相對側，而不是在頂部表面上。在 GaN HEMT中，傳導僅限于二維電子氣 (2DEG)溝道，而 SiC器件使用短表面溝道，但大部分用于承載電流。SiC JFET具有大體積溝道，加上其垂直特性，其單位面積電阻 (RdsA) 最低，芯片尺寸也最小。然后用低壓硅 MOSFET級聯(lián)（將電阻增加 10％），以形成 SiC FET。

圖 4：在數(shù)據(jù)中心電源和電信電源所用的 650V 領域中相互競爭的半導體器件的體系結構

隨著器件的改進，最終的開關速度極限是由對器件輸出電容 Coss充電的負荷電流決定的。對于給定的導通電阻，低 Coss(tr)值可提供最快的壓擺率，以及達到 400V 的最短延遲時間。從表 3可以明顯看出，SiC FET在這方面表現(xiàn)非常出色，并且是高頻功率轉換的不錯選擇。

就 Qrr而言，與硅基超結器件相比，寬帶隙選件的性能均有大幅提高。因此，只要電路如在連續(xù)電流模式 (CCM)圖騰柱 PFC 中一樣使用硬開關打開，就選擇這些器件。如果這些電路在續(xù)流狀態(tài)下使用寄生二極管導電，則寄生二極管的開態(tài)壓降會導致導電損耗。因此，通常使用同步導電，打開 FET溝道以減少這些損耗。在檢測電流反向與打開 FET溝道之間通常會有一個延遲，在高頻下，這個時間就成為開關周期的重要組成部分。例如，如果開關頻率為 100kHz（10us 周期），則死區(qū)時間為 100ns，在此期間的二極管導電無關緊要。但在 1MHz（1000ns周期）的開關周期內，它則變?yōu)?10％。因此，寄生二極管的低導電壓降 VSD和低 Qrr是有用的特性，而 SiC FET的兩者都很低。

此外，最有效的電路選件可避免硬打開，因為雖然寬帶隙器件的關閉損耗可以忽略不計，但打開損耗卻不可以忽略不計。借助可用 FET的低柵極電荷、低導通電阻和關閉損耗，可以將軟開關電路的頻率提高 5-10倍。

在器件堅固性方面，所有 SiC選件均具有出色的雪崩能力，從而提高了轉換器的系統(tǒng)可靠性。盡管其芯片尺寸較小，但通?？梢猿^超結 FET的能力，尤其是在大電流電平下。GaN器件無法處理雪崩，因此設計為具有高擊穿電壓，以避免出現(xiàn)此工作區(qū)。圖 5展示了來自 UnitedSiC的 40mohm、650V SiC FET承受 80A峰值雪崩電流（藍色）的范圍，這遠遠超出任何實際需要。觀察到的擊穿電壓超過 800V （綠色）。

圖 5：UF3C065040K4S（40mohm、650V SiC FET器件）的非鉗位電感測試波形。盡管 SiC JFET尺寸很小，但該器件可承受 80A以上的雪崩電流而不會出現(xiàn)故障

柵極驅動的注意事項

使用 SiC FET的關鍵簡化之處在于，低壓 MOSFET具有 5V 的閾值電壓 VTH和 +/-25V 的最大柵源電壓 VGS(MAX)額定值。它可以像硅基超結 MOSFET一樣以 0到 10V（或12V）驅動。圖 6是各種技術的推薦柵極驅動電壓與相應柵極絕對最大額定值的比較。SiC MOSFET通常采用負和正柵極驅動，并且柵極電壓需要 20至 25V 的總擺幅。柵極電壓通常非常接近絕對最大額定值，這需要仔細注意柵極尖峰。較大的柵極擺幅在較高頻率下可能會增加相當大的柵極電荷損耗。此外，要管理閾值電壓 VTH磁滯問題，必須認真遵循制造商的建議來確定柵極驅動電壓電平。SiC FET在這方面非常靈活，不僅不需要對柵極電壓電平進行如此仔細的控制，而且可以在與 SiC MOSFET兼容的柵極電壓下驅動。

圖 6：比較各種硅基和 SiC器件類型的推薦柵極驅動和柵極電壓最大額定值的圖表。SiC FET具有獨特的通用性

增強型 GaN器件通常具有較低的閾值電壓 Vth，并在狹窄的柵極電壓范圍內驅動，該范圍通常非常接近絕對最大柵源電壓 VGS極限。這需要專門的驅動器和仔細的布局，以避免損壞開關。共源共柵選件可以避免其中一些困難。增強型器件的較低柵極電壓擺幅有利于降低較高頻率下的柵極損耗。

在所有情況下，隨著器件在更高的速度下使用，以高 dV/dt 保持器件關閉變得越來越具有挑戰(zhàn)性。管理電源環(huán)路和柵極驅動環(huán)路電感的柵極電壓尖峰也是如此。采用帶有開爾文源級引腳的封裝會有很大作用，但是我們將在本文的后面部分中介紹其他選件。

電路拓撲結構–PFC 級

圖 7展示了圖騰柱 PFC(TPPFC) 電路，以及使用 UJC06505K型 SiC FET在 1.5KW 的 UnitedSiC演示板上以 100kHz 測得的效率。該電路消除了來自輸入二極管橋和 SiC PFC二極管的所有二極管導電損耗。在這種情況下，轉換器將以連續(xù)電流模式 (CCM)模式運行，并且對器件進行硬開關。

圖 7：基本圖騰柱 PFC電路，以及與鈦金標準相比較的效率數(shù)據(jù)，該數(shù)據(jù)在 UnitedSiC的演示板上使用 UJC06505K型 SiC FET 測得

圖 8展示了在設計時可與耦合電感器一起使用的交錯 TPPFC。該電路可以在連續(xù)電流模式下使用，也可以在臨界導通模式下以更高的頻率工作，因為這樣可以消除打開損耗。使用 SiC FET可以在不犧牲效率的情況下實現(xiàn)非常高的功率密度，盡管在紋波電流較高且必須檢測電流過零點的情況下，控制和磁性設計的復雜性更高。

圖 8：交錯圖騰柱 PFC，采用兩個快速開關和一個線頻開關半橋。耦合電感器方法允許使用臨界傳導模式運行，從而可以顯著提高頻率

表 4展示了使用圖 1所示的交錯式 PFC拓撲結構和圖 8的交錯式圖騰柱 PFC 的損耗細分比較。在這兩種情況下，我們都假定一個 3KW 的轉換器以 100kHz 的頻率運行每個開關。交錯意味著電感器的紋波頻率為 200kHz。圖騰柱 PFC的損耗降低了 25.7W（相對于 51.4A），從而可以實現(xiàn)鈦金標準的凈效率目標。這是通過消除橋式整流器的 24.3W 損耗實現(xiàn)的。本示例中使用的圖騰柱 PFC需要四個以上的 FET和柵極驅動。

表 4：使用 UJC06505K在 CCM模式下以 100kHz 實現(xiàn) 3KW 的交錯式 PFC與圖騰柱 PFC電路的損耗和復雜度比較

不需要檢測電流交叉的另一種方法是使用附加的輔助開關，以在打開時實現(xiàn)零電壓轉換。使用諸如輔助諧振變換極 (ARCP)之類的諧振技術可消除打開和關閉損耗，從而獲得相似或更好的結果。然而，僅在功率遠高于 5KW 時，更先進技術才有性價比優(yōu)勢。

電路拓撲–直流-直流級

由于輸出電壓是固定的，因此圖 1的全橋 LLC轉換器可提供出色的功率密度和效率，并且目前已成為大功率電平應用的工業(yè)主力。隨著功率降低，可以采用半橋 LLC實施方案。常用頻率范圍為100-500kHz，考慮到 12V 輸出的大電流電平，降低損耗的關鍵工作轉移到了變壓器副邊 MOSFET和低壓副邊 MOSFET。

對于高壓 FET，漏源電壓 VDS從其關閉狀態(tài)到二極管導電的過渡中需要對輸出電容進行充電，并且為了快速進行充電，COSS(TR)必須低。但是，用戶必須在 FET柵極進行同步導電之前盡量縮短死區(qū)時間，以減少寄生二極管的導電損耗。開態(tài)下的低電阻可最大程度地減小導電損耗，大多數(shù)超結和寬帶隙開關的關閉能量 EOFF較低，有助于將開關損耗保持在最低水平。

如果在輕負荷條件下 ZVS丟失，則可能發(fā)生二極管硬恢復。對于寬帶隙開關（例如 SiC FET），這樣雖然不會帶來任何風險，但會損壞硅基超結 MOSFET。為了最大程度地減少這種可能性，通常使用快速恢復版本的超結 FET，但無需對 SiC FET采取此類預防措施。

近期前景展望

盡管硅基超結 FET的改進仍在繼續(xù)，但未來幾年 SiC和 GaN器件可能實現(xiàn)的改進水平會遠遠超過硅器件所能達到的水平。除了改進單位面積電阻 RdsA（每 2-3年提高 30-50％）之外，預計封裝技術方面也會有很多改進。要解決的主要挑戰(zhàn)是低電感和小型表面貼裝選件中如何更有效的散熱。

一種可能的途徑是升級為專為直接表面安裝使用而設計的半橋元件或作為電路板中的嵌入式元件的半橋元件。這樣就會簡化電路板布局，并允許實現(xiàn)較低電感功率和柵極環(huán)路。

驅動器與功率器件集成的另一種新興途徑是作為單個驅動器加開關或作為半橋元件。由于大多數(shù) SiC器件和 GaN器件都需要獨特的驅動電壓電平和電路，因此可以將這種復雜性吸收到共封裝或集成產品中，從而使用戶更輕松。此外，每個器件隨后都可以更好地發(fā)揮其全部潛力。無疑，這將進一步節(jié)省系統(tǒng)成本和功耗，并推動寬帶隙器件的采用。

沿著這些思路，本系列的前幾篇文章中介紹了具有集成半橋柵極驅動器的 SIP 半橋，該驅動器使用 35mohm，1200V SiC FET。許多供應商都在提供表面安裝選件，并且這種趨勢可能會加速。

650V 寬帶隙開關的成本現(xiàn)在正在迅速下降。預計在未來兩年內，UnitedSiC的650V FET將與硅器件價格接近。隨著易用性的發(fā)展，這種趨勢有望迅速加速寬帶隙器件在服務器和電信電源應用中的部署。