3nm相較于7nm FinFET功耗減半性能增加30%
由華人科學家胡正明教授發(fā)明的FinFET（鰭式場效應晶體管）預計在5nm節(jié)點之后走向終結，三星的方案是GAAFET（環(huán)繞柵極場效應晶體管）。
三星日前簡要介紹了GAAFET中核心技術MCBFET（多橋溝道場效應晶體管），基于它打造的3nm芯片，相較于7nm FinFET,可以減少50%的能耗，增加30%的性能。
按照三星的說法，他們預計3nm晶體管的硅間距縮減45%之多。
據(jù)悉，MCBFET允許晶體管向上堆疊、并且自定義寬度，以適應低功耗或者高性能產品的不同要求。
另外，三星規(guī)劃3nm量產的時間是2022年，這和上周的報道契合。推遲的原因主要是，EUV光刻機等關鍵設備在物流上的延遲。
至于臺積電的3nm，據(jù)說第一代還是FinFET，總投資高達500億美元，風險試產也推遲到了今年10月。
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
三星電子
+關注
關注
34文章
15897瀏覽量
183242 -
FinFET
+關注
關注
12文章
262瀏覽量
92382
發(fā)布評論請先 登錄
相關推薦
熱點推薦
小米自研3nm旗艦SoC、4G基帶亮相！雷軍回顧11年造芯路
XRING O1旗艦芯片。除了大芯片之外，還有此前未有曝光的，搭載小米自研4G基帶的玄戒T1手表芯片，以及小米首款豪華高性能SUV小米YU7。下面我們來回顧一下發(fā)布會上的亮點，以及小米自研芯片的更多細節(jié)。 玄戒O1：第二代3nm
臺積電2026年Q1業(yè)績亮眼，1nm技術突破瞄準“埃米時代”
全球半導體龍頭臺積電于2026年第一季度交出亮眼成績單，實現(xiàn)營收359億美元，環(huán)比增長6.4%，創(chuàng)同期歷史新高。這一增長主要得益于AI芯片需求的持續(xù)爆發(fā)，公司先進制程產能利用率維持高位，7nm及以下節(jié)點貢獻超65%營收，其中
性能翻倍功耗減半，Nordic nRF54L系列能幫你省下多少糾結？
性能翻倍功耗減半nRF54L系列能幫你省下多少糾結在物聯(lián)網(wǎng)無線SoC的選型過程中，工程師和采購常常面臨相似的困境：產品線覆蓋多個細分市場，有的項目需要極致性價比，有的需要多協(xié)議并發(fā)，有的卡在中間
繞開先進制程卡脖子：2026先進封裝成中國AI芯片自主突圍關鍵一戰(zhàn)
當7nm/3nm受限，先進封裝如何用成熟制程芯粒實現(xiàn)性能躍升？深度剖析國產先進封裝如何保障AI產業(yè)鏈安全，重塑全球半導體價值重心。
3nm大規(guī)模導入光模塊：Credo推出二代1.6T光DSP
電子發(fā)燒友網(wǎng)綜合報道，在博通推出行業(yè)首款3nm光DSP后，Crdeo近日也宣布推出第二代Cardinal系列1.6T光DSP產品，同樣基于3nm先進工藝。 AI計算集群正持續(xù)突破網(wǎng)絡基礎設施極限，高
臺積電擬投資170億，在日本建設3nm芯片工廠
據(jù)報道，全球最大的半導體代工制造商臺積電（TSMC）已最終確定在日本熊本縣量產3nm線寬的尖端半導體芯片的計劃。預計該項目投資額將達到170億美元。日本政府正致力于提升國內半導體制造能力，并表示支持該計劃，認為其有助于經(jīng)濟安全。
重磅研究：7nm FinFET 性能優(yōu)化的隱藏密碼 —— 柵極與鰭片間距調控
Gate和FinSpaceVariation對應力調制及FinFET性能的影響隨著半導體工藝持續(xù)向先進節(jié)點演進，圖形化工藝偏差引發(fā)的細微效應已成為器件性能優(yōu)化的核心考量要素。普迪飛
技術報告 | Gate 和 Fin Space Variation 對應力調制及 FinFET 性能的影響
技術報告·文末下載報告名稱《Gate和FinSpaceVariation對應力調制及FinFET性能的影響》關鍵詞FinFET；7nm技術；TCAD；多晶硅間距（PolyPitch）；
三星發(fā)布Exynos 2600，全球首款2nm SoC，NPU性能提升113%
）技術。相較于傳統(tǒng)的3nm FinFET工藝，GAA架構提供了更出色的靜電控制和更高的電流密度，使芯片性能提升12%，功
國產芯片真的 “穩(wěn)” 了？這家企業(yè)的 14nm 制程，已經(jīng)悄悄滲透到這些行業(yè)…
最近扒了扒國產芯片的進展，發(fā)現(xiàn)中芯國際（官網(wǎng)鏈接：https://www.smics.com）的 14nm FinFET 制程已經(jīng)不是 “實驗室技術” 了 —— 從消費電子的中端處理器，到汽車電子
發(fā)表于 11-25 21:03
“汽車智能化” 和 “家電高端化”
，對算力和穩(wěn)定性要求極高。而車規(guī)芯片要通過 - 40℃~125℃的極端環(huán)境測試，7nm 工藝的低功耗、高可靠性剛好匹配需求。目前我國汽車芯片對外依賴度超 90%，高端計算芯片國產化率不足 20%，中芯
發(fā)表于 10-28 20:46
AMD 7nm Versal系列器件NoC的使用及注意事項
AMD 7nm Versal系列器件引入了可編程片上網(wǎng)絡（NoC, Network on Chip），這是一個硬化的、高帶寬、低延遲互連結構，旨在實現(xiàn)可編程邏輯（PL）、處理系統(tǒng)（PS）、AI引擎（AIE）、DDR控制器（DDRMC）、CPM（PCIe/CXL）等模塊之間的高效數(shù)據(jù)交換。
【「AI芯片：科技探索與AGI愿景」閱讀體驗】+半導體芯片產業(yè)的前沿技術
的解決漏電流問題，在源極和漏極之間的電流路徑的溝道中控制平面的數(shù)量被增加到3個，以抑制漏電流。
GAA：結構中有4個控制平面，與FinFET相比，漏電流問題進一步減小，在先進的邏輯半導體中實現(xiàn)高效率
發(fā)表于 09-15 14:50
蘋果A20芯片的深度解讀
）工藝，相較iPhone 17 Pro搭載的A19 Pro（3nm N3P）實現(xiàn)代際跨越。 ? 性能與能效 ?：晶體管密度提升15%，同等功耗
跨越摩爾定律，新思科技掩膜方案憑何改寫3nm以下芯片游戲規(guī)則
電子發(fā)燒友網(wǎng)報道（文/黃山明）在半導體行業(yè)邁向3nm及以下節(jié)點的今天，光刻工藝的精度與效率已成為決定芯片性能與成本的核心要素。光刻掩模作為光刻技術的“底片”，其設計質量直接決定了晶體管結構的精準度
評論