忠告一
如果時序差的不多,在1NS以內,可以通過修改綜合,布局布線選項來搞定,如果差的多,就得動代碼。
忠告二
看下時序報告,挑一個時序最緊的路徑,仔細看看是什么原因導致,先看邏輯級數(shù)是多少?是哪種電路有問題,乘法器 或者還是RAM接口數(shù)據(jù) 先弄清楚哪兒的問題
忠告三
搞時序優(yōu)化的話 插入寄存器是王道 但也要看具體情況 不一定都得插寄存器,插入寄存器效果不明顯的話,先檢查一下寄存器插入的位置,如果寄存器不是在關鍵路徑的中間插入而是在某一端的話,確實不大明顯
忠告四
把關鍵路徑找出來,看時序報告,看是什么原因導致頻率上不去,如果是組合邏輯復雜,就優(yōu)化邏輯或者復制邏輯,如果是DSP延遲大,就選多級流水的,只要想搞到150,就一定可以。
忠告五
看時序報告的時候,建議同時對照電路圖一起看,這樣最直觀
忠告六
對照代碼,自己把關鍵路徑涉及部分的電路圖畫出來,然后根據(jù)時序要求,算一下要插多少寄存器,插哪兒合適
忠告七
32BIT的比較器,進位鏈有點長,可以分段比較,分成4個8BIT的數(shù)據(jù)段去比,或者你分成兩段,先比高16,插寄存器,再比低16,時序很好,如果想深入些,就自己手寫一個比較器,不要調庫。
忠告八
多BIT的邏輯,時序上不去,通常都是進位鏈太長,通常做法就是打斷進位鏈,建議看看計算方法或者數(shù)字算法之類的書,應該會有幫助
-
FPGA
+關注
關注
1664文章
22529瀏覽量
640059 -
寄存器
+關注
關注
31文章
5622瀏覽量
130527 -
比較器
+關注
關注
14文章
1936瀏覽量
112142
發(fā)布評論請先 登錄
MAX96752上下電需要時序要求嘛?
工程師高培解讀XilinxVivadoFPGA設計進階與AI自動編程
登臨科技攜手多家科技在八大領域落地典型AI應用案例
FPGA時序收斂的痛點與解決之道——從一次高速接口調試談起
CITE2026公布八大關鍵詞,解構2026電子信息行業(yè)發(fā)展新態(tài)勢
為什么在FPGA設計中使用MicroBlaze V處理器
數(shù)字IC/FPGA設計中的時序優(yōu)化方法
FPGA實現(xiàn)基于SPI協(xié)議的Flash驅動控制芯片擦除
從原理到場景:工業(yè)光電傳感器八大檢測原理
智多晶EDA工具HqFpga軟件的主要重大進展
FPGA測試DDR帶寬跑不滿的常見原因及分析方法
ADC和FPGA之間LVDS接口設計需要考慮的因素
江智原創(chuàng)性老人八大關鍵時光點全覆蓋 康養(yǎng)生態(tài)軟件系統(tǒng)
關于FPGA時序八大忠告
評論