作者： 做但不能忘思考，FPGA2嵌入式

當(dāng)我們使用一種新的IP核的時(shí)候，遇到的最大問(wèn)題是：以前根本沒(méi)有接觸過(guò)的新東西，我們會(huì)感到恐懼，不知道如何下手。比如，SelectIO該怎么來(lái)實(shí)現(xiàn)LVDS的功能：

Step1，我們新加一個(gè)接收的SelectIO的IP核，界面如下圖：

Step2，打開(kāi)IP核對(duì)應(yīng)的數(shù)據(jù)手冊(cè)和文檔來(lái)學(xué)習(xí)IP核的大致使用方法，見(jiàn)EDA中自帶的IP核你會(huì)快速用嗎？,根據(jù)參考的數(shù)據(jù)文檔我們大致配置好為：DDR模式2*4的LVDS_25接口，配置完后保存。

Step3，打開(kāi)IP核對(duì)應(yīng)的Example工程，這個(gè)工程里面有對(duì)應(yīng)IP配置下生成的例子工程，有很大的參考價(jià)值，如下圖：

Step4，我們這時(shí)就可以看到Vivado自動(dòng)生成的IP核工程，接著就可以學(xué)習(xí)這個(gè)工程。

Step5，這個(gè)工程里面有TestBench，這個(gè)是很有用的，可以通過(guò)功能仿真來(lái)加速I(mǎi)P核中的功能，特別是時(shí)序關(guān)系的學(xué)習(xí)。

下面就是通過(guò)功能仿真后看到LVDS的波形圖，通過(guò)這些波形圖，能很好的讓我們學(xué)習(xí)SelectIO中各個(gè)信號(hào)的功能和時(shí)序關(guān)系，有時(shí)候文檔中描述的無(wú)法正確的理解，借助仿真波形就迎刃而解。

通過(guò)仿真時(shí)序圖，我們能更加直觀的理解LVDS傳輸?shù)臄?shù)據(jù)時(shí)序圖，比上網(wǎng)查詢(xún)或看文檔快很多了。

總之，EDA工具生成的參考例程和TestBench能更好的幫助我們學(xué)習(xí)新的IP核，加速項(xiàng)目的開(kāi)發(fā)，這是新IP核學(xué)習(xí)的正確打開(kāi)方式。

編輯：hfy