電子發(fā)燒友報道（文/周凱揚）ASML目前已然成了全球最大的光刻機設(shè)備供應(yīng)商，半導(dǎo)體產(chǎn)業(yè)的源頭支柱企業(yè)，不管是蘋果的M1芯片，還是高通的驍龍888芯片，都是在ASML的光刻機下誕生的。光刻機市場上，ASML已經(jīng)占據(jù)了全球62%的市場份額，更不用說EUV更是獨此一家。

ASML的主要客戶有臺積電、三星、英特爾和中芯國際等企業(yè)，雖然光刻機的訂單不成問題，但供貨可不是一天兩天的事。從訂單到交貨最長達兩年，價值1.2億美元的EUV更是包含10萬多零部件，需要約摸40個集裝箱運輸。而且這其中大半零部件都來自于美國，這也會為何美國可以限制光刻機出口的原因。

ASML不僅生產(chǎn)光刻機，對半導(dǎo)體制造的研究也沒有落后，那么在他們看來，這幾家主要的半導(dǎo)體制造廠商的技術(shù)上有哪些異同呢？ASML技術(shù)開發(fā)中心負責(zé)人以及公司副總裁Anthony Yen在近期一次采訪中說道，英特爾在5nm的工藝上已經(jīng)落后于競爭對手，7nm也沒有開始大規(guī)模量產(chǎn)，但由于他們更高的設(shè)計規(guī)則，英特爾的7nm是與臺積電和三星的5nm相差無幾的。

隨著AMD在臺積電的先進制程幫助下，移動與桌面端CPU都已經(jīng)開始采用7nm工藝，而反觀英特爾，移動端好不容易用上了10nm，而桌面端CPU仍在采用打磨已久的14nm工藝，比如即將于3月30日正式發(fā)布的Rocket Lake-S系列。雖然英特爾已經(jīng)對14nm進行了多次迭代，但在用戶眼中看來，這次“擠牙膏”未免太久了一點。

一只腳邁入全面10nm

英特爾雖然在7nm上坎坷不斷，但好在也即將進入全面10nm的階段了。近期外媒VideoCardz公布了或于今年第四季度發(fā)布的Alder Lake-S CPU的泄露信息。從公布的消息上來看，這款CPU采用的并非如今Tiger Lake移動處理器上的10nm SuperFin技術(shù)，而是10nm的SuperFin加強版。

Alder Lake網(wǎng)傳泄露宣傳圖 / VideoCardz

從上圖中可以看出，在新技術(shù)的加持下，英特爾再度將單線程性能提升了20%，多線程性能提升最高至兩倍，而且支持最新的PCIe 5.0、Wi-Fi 6E、Thunderbolt 4和DDR5。而新CPU的接口也將換為LGA1700，供搭載英特爾600系列芯片組的主板使用。但從業(yè)內(nèi)人士透露的消息來看，很可能只有高端Z690主板才會提供DDR5內(nèi)存支持，而低成本的Z690主板仍可能僅支持DDR4內(nèi)存。據(jù)了解，這是由于DDR5內(nèi)存的量產(chǎn)不確定性所致，也給了英特爾和主板制造商更高的市場靈活度。

VideoCardZ同樣爆料第十三代芯片Raptor Lake-S將在2022年正式發(fā)布，很有可能依舊采用10nm的SuperFin加強版，而7nm的SuperFin加強版可能得等到之后的Meteor Lake-S處理器才會面世。

密度不輸人，命名吃了虧

那么制程落后的英特爾就一定比臺積電和三星要差嗎？也不盡然，說英特爾制程落后倒不如說是吃了命名的虧。從1960年代以來，半導(dǎo)體行業(yè)就一直在用物理參數(shù)作為制程技術(shù)的代名詞，也就是晶體管柵極長度。這一代名詞已經(jīng)從80年代的微米級到了如今的納米級，卻也逐漸開始偏離原本的含義，更近似于一個商業(yè)用詞。如今最先進的制程已經(jīng)達到5nm，臺積電等半導(dǎo)體制造商更是開始研究2nm和3nm，也給人以半導(dǎo)體技術(shù)即將到達界限的假象。

依照Anthony Yen的觀點來看，ASML堅信摩爾定律至少可以再堅持10年，而且將與3D集成技術(shù)共同推進半導(dǎo)體產(chǎn)業(yè)的演進。與此同時，不少人也在呼吁用新的方式來衡量制程節(jié)點技術(shù)的發(fā)展，英特爾正是其中的主要號召者。

英特爾高級研究員和制程架構(gòu)與集成主管Mark Bohr早在2017年就號召用標(biāo)準(zhǔn)化的密度指標(biāo)來衡量制程與摩爾定律曲線的關(guān)系。制程已經(jīng)換代，晶體管密度卻沒有變化的情況也不是沒有。因此他主張利用MTr/mm2（每平方毫米內(nèi)百萬個晶體管）作為了邏輯晶體管密度的單位，除此之外再單獨給出SRAM的密度數(shù)據(jù)。

英特爾制程晶體管密度曲線 / Intel

以這種單位來比較的話，英特爾在每個制程節(jié)點上的晶體管密度提升都是十分可觀的，比如從14nm到10nm，晶體管密度就有了2.7倍的提升。英特爾一直在打磨的14nm晶體管密度為37.5MTr/mm2，而10nm下的晶體管密度已經(jīng)達到100.8 MTr/mm2。

而臺積電的第一代7nm制程N7FF僅有96.5 MTr/mm2的密度，之后引入EUV光刻機后的N7FF+（7nm+）才達到113.9 MTr/mm2的密度，這也是目前AMD主要采用的工藝。臺積電的6nm過渡工藝的密度則在114.2 MTr/mm2左右，也是聯(lián)發(fā)科天璣1100手機處理器所用的工藝。

臺積電在2020年中宣布，其5nm制程的邏輯密度是7nm（N7）制程的1.8倍，因此初步估計晶體管密度在173 MTr/mm2左右。相較同樣推出了5nm的三星，后者5LPE制程的晶體管密度只有126.53 MTr/mm2左右。不過此前三星也提到5LPE與7LPP相比，多數(shù)設(shè)計規(guī)則都是兼容的，意味著5LPE更像是一個全面引入EUV光刻機后的制程翻新而已。

曾任英特爾CEO的Brian Krzanich曾提到與10nm相比，英特爾的7nm將有2.4倍的密度提升。而上一任CEO Bob Swan則在19年末提到，英特爾不會在7nm上追求2.4倍或者2.7倍的提升，而是與5nm一樣追求2倍的的提升。由此預(yù)估，英特爾7nm的晶體管密度大約在202到250 MTr/mm2左右。

這下可以看出英特爾在制程命名上的劣勢有多大了，其他的半導(dǎo)體制造商在密度提升上并沒有這么激進，可能在小幅提升后就換個了數(shù)字預(yù)示新的制程節(jié)點。而英特爾在制程命名換代上卻追求的不是小提升，只能通過改善性能和功耗在已有制程上不斷添上“+”號。以14+和14++為例，英特爾用了更大的柵極間距來換取高頻性能的提升，以至于10nm剛推出時，甚至性能還比不上14nm++。

去年IEEE發(fā)布的一篇論文中也提到了密度指標(biāo)的問題，這篇論文的作者之一也是臺積電的研究人員。該文章主張從L（邏輯）、M（內(nèi)存）和C（連接）的密度來衡量制程。L即邏輯晶體管的密度，這也類似于英特爾主推的密度指標(biāo)，M即主存儲器（也就是片外DRAM）的密度，C即邏輯單元與主存儲之間的連接密度，這樣當(dāng)下的一些制造技術(shù)可以用[38M，383M，12K]這樣的方式來表述，也可以讓人看出3D集成技術(shù)對密度的影響。如此一來這些半導(dǎo)體公司依然可以用他們喜歡的命名來推銷技術(shù)，但這一密度指標(biāo)也可以作為客戶和用戶提供更清晰的比對。

小結(jié)

盡管英特爾的7nm得到了ASML的肯定，但半導(dǎo)體是一個瞬息萬變的市場，推遲了制程進度的也不是臺積電。要知道在目前的路線圖下，英特爾的7nm制程從預(yù)計從2022年才開始加速量產(chǎn)，2023年才進入全面量產(chǎn)，而到了2023年，臺積電早已實現(xiàn)3nm制程的全面量產(chǎn)，哪怕只有1.5倍的密度提升也足以超過英特爾。

好在現(xiàn)在英特爾哪怕制程落后，也不用太過擔(dān)心競爭力落差。3月24日，英特爾新任CEO Pat Gelsinger已經(jīng)宣布將與臺積電展開合作，負責(zé)代工2023年的客戶與數(shù)據(jù)中心CPU。如此一來，在2023年英特爾既能全面用上自家的7nm制程保證利潤率，又可以借助臺積電彼時5nm之后的先進制程來保證競爭力。就拿AMD來說，Zen 2系列CPU的CCD由臺積電的7nm制造，但I/O卻是基于GlobalFoundries的12nm/14nm工藝，這種做法對于Chiplet的小芯片設(shè)計來說也將愈發(fā)常見。

對于過去設(shè)計與制造僵化的英特爾，如今的英特爾不僅開放自己的代工業(yè)務(wù)，更是毫不避諱地將自己的產(chǎn)品交由第三方代工，未來的英特爾擺脫“牙膏廠”名號的希望正在不斷放大。

本文由電子發(fā)燒友原創(chuàng)，轉(zhuǎn)載請注明以上來源。如需入群交流，請?zhí)砑游⑿舉lecfans999，投稿爆料采訪需求，請發(fā)郵箱huangjingjing@elecfans.com。