隨著后疫情時(shí)代的來臨，大多數(shù)人依然在采用線上視頻會(huì)議的工作方式 但是您是否曾經(jīng)想過 所有會(huì)議內(nèi)容和數(shù)據(jù)的傳輸需要怎樣的技術(shù)？ 面對疫情造成的前所未有的視頻流量激增 數(shù)據(jù)中心運(yùn)營商也開始重新思考其當(dāng)前架構(gòu)并探索在本質(zhì)上更便于擴(kuò)展且效率更高的新配置在此背景下 一種有望大幅提升資源利用率的新架構(gòu)正在興起 這就是“可組合式基礎(chǔ)設(shè)施”

可組合式基礎(chǔ)設(shè)施

可組合式基礎(chǔ)設(shè)施能夠解耦資源并將資源匯集，從而實(shí)現(xiàn)了資源的隨處調(diào)用。它還能為工作負(fù)載提供數(shù)量恰好的資源，并經(jīng)由軟件迅速完成重新配置。 可組合式基礎(chǔ)設(shè)施由 CPU 池、SSD 池和加速器池構(gòu)成，它們互聯(lián)在一起并由基于標(biāo)準(zhǔn)的配置框架控制，能極大提高數(shù)據(jù)中心的資源利用率。在這樣的架構(gòu)中，不同的工作負(fù)載可能有不同的計(jì)算、存儲(chǔ)和加速要求，而資源將進(jìn)行相應(yīng)分配，避免浪費(fèi)硬件資源。

時(shí)延挑戰(zhàn)

上述方法在理論上似乎很完美，但實(shí)際上存在一個(gè)嚴(yán)重的問題：時(shí)延。當(dāng)您分解資源并將它們移得更遠(yuǎn)的時(shí)候，就會(huì)因 CPU 和 SSD 或 CPU 與加速器之間的網(wǎng)絡(luò)流量而導(dǎo)致延遲增大和帶寬縮小。除非您有某種方法來減少網(wǎng)絡(luò)流量并提高資源間的互聯(lián)效率，否則這會(huì)造成嚴(yán)重的限制。在解決時(shí)延難題方面，FPGA 能發(fā)揮三大關(guān)鍵作用：

將 FPGA 作為靈活應(yīng)變的加速器，針對每種工作負(fù)載進(jìn)行定制以實(shí)現(xiàn)最佳性能；

FPGA 讓算力貼近數(shù)據(jù)，從而降低時(shí)延，并最大限度縮小所需帶寬；

FPGA 的靈活應(yīng)變智能架構(gòu)能夠在不產(chǎn)生額外延遲的情況下實(shí)現(xiàn)資源的高效率池化。

靈活應(yīng)變的加速

基于 FPGA 的計(jì)算加速器的第一大優(yōu)勢就是顯著提升如今亟需的工作負(fù)載的性能。在實(shí)時(shí)視頻流應(yīng)用的視頻轉(zhuǎn)碼用例中，F(xiàn)PGA 解決方案的性能通常比 x86 CPU 高出 30 倍，這有助于數(shù)據(jù)中心運(yùn)營商解決并發(fā)流大幅增加的問題。另一個(gè)示例是在基因組測序的關(guān)鍵領(lǐng)域。一位近期成為賽靈思客戶的基因組研究機(jī)構(gòu)發(fā)現(xiàn)，基于賽靈思 FPGA 的加速器能以比 CPU 快 90 倍的速度獲得結(jié)果，幫助醫(yī)療研究人員以過去幾分之一的時(shí)間完成 DNA 樣本測試。

讓算力更貼近數(shù)據(jù)

可組合式數(shù)據(jù)中心內(nèi)的 FPGA 能發(fā)揮的第二大優(yōu)勢是，讓靈活應(yīng)變的算力貼近數(shù)據(jù)。在 SmartSSD 計(jì)算存儲(chǔ)器件中使用賽靈思 FPGA，能為過去一般由 CPU 運(yùn)行的高速搜索、解析、壓縮和加密等功能提速。這有利于卸載 CPU，將其用于更復(fù)雜的任務(wù)，而且還有助于減少 CPU 和 SSD 之間的流量，從而減少帶寬消耗并降低時(shí)延。 與之類似，賽靈思 FPGA 現(xiàn)在也用在 SmartNIC 中。例如賽靈思新款 Alveo SN1000，它不僅能為活動(dòng)數(shù)據(jù)加速，提供線速數(shù)據(jù)包處理、壓縮和加密服務(wù)，還能針對特定數(shù)據(jù)中心或客戶適應(yīng)定制的切換要求。

智能架構(gòu)

如果將 FPGA 靈活應(yīng)變的計(jì)算加速與低時(shí)延連接結(jié)合，便會(huì)使得可組合式數(shù)據(jù)中心更進(jìn)一步。您可以將高計(jì)算強(qiáng)度的工作負(fù)載分配給采用自適應(yīng)智能架構(gòu)互聯(lián)的加速器集群，按需創(chuàng)建高性能計(jì)算機(jī)。 當(dāng)然，如果不能以最優(yōu)加速算法為計(jì)算加速器、SmartSSD 和 SmartNIC 編程，然后按正確數(shù)量將它們配置給每個(gè)工作負(fù)載，那么這些好處都是空談。在這方面，我們已經(jīng)開發(fā)出一個(gè)綜合全面的軟件協(xié)議棧，它利用 TensorFlow 和 FFMPEG 等特定領(lǐng)域行業(yè)框架，并配合賽靈思的 Vitis 開發(fā)平臺(tái)運(yùn)行。在智能資源分配方面， RedFish 等更高級(jí)的配置框架也有用武之地。 在可組合式數(shù)據(jù)中心掀起的激動(dòng)人心的變革中 賽靈思器件和加速器卡將成為新型高效架構(gòu)的關(guān)鍵模塊依托快速的可重配置能力、低時(shí)延以及能夠適應(yīng)不斷變化的工作負(fù)載的靈活架構(gòu)賽靈思已經(jīng)為在這場變革中發(fā)揮重大作用做好準(zhǔn)備

原文標(biāo)題：可組合數(shù)據(jù)中心：讓算力更貼近數(shù)據(jù)

文章出處：【微信公眾號(hào)：FPGA開發(fā)圈】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。

責(zé)任編輯：haq