介紹

當前具有更高整體效率的電子系統(tǒng)需要更高的功率密度，這為非隔離負載點穩(wěn)壓器 (niPOL) 帶來了大量變革。為了提高整體系統(tǒng)效率，設計人員選擇避免多級轉換，以獲得他們所需要的穩(wěn)壓負載點電壓。這就意味著 niPOL 需要支持更高的工作輸入電壓，提供更高的轉換率。除此之外，niPOL 還需要在保持最高效率的同時，繼續(xù)縮小電源解決方案的總體尺寸。而且隨著產品性能的提升，niPOL 的功率需求會進一步提高。

電源行業(yè)通過對 niPOL 進行多項技術升級來應對這一挑戰(zhàn)。過去幾年，行業(yè)已經看到器件封裝、半導體集成和 MOSFET 技術的顯著進步，這帶來了高度集成的緊湊解決方案。雖然這些解決方案在有限的電壓范圍內工作良好，但在 10:1 或 12:1 的適度降壓比例下，效率與功率輸出會略有下降，而在寬或超寬輸入范圍內、在降比接近 36:1 的情況下，其性能會大幅下降。

在過去幾年對 niPOL 的各種改變中，對電源鏈拓撲本身的改變最少。顯然，我們不僅看到了電流模式控制、仿真電流模式控制和數字控制等各種控制拓撲，而且還看到了同步整流和自適應驅動器等功率級的改進。這些技術帶來了持續(xù)的改進和／或額外的設計復雜性。

硬開關降壓穩(wěn)壓器拓撲本身極大地制約了寬動態(tài)工作范圍內功率密度的改進。為了縮小電源系統(tǒng)的尺寸，您必須縮小其重要元件的尺寸。實現(xiàn)這一目標的最佳途徑就是提高開關頻率，但這有難度。在使用硬開關技術的情況下提高開關頻率，就像增大漏水大壩的規(guī)模一樣。這其中有 3 項根本性的挑戰(zhàn)：

硬開關：由于高電壓加在主高側開關上，瞬間流過大電流所產生的與工作頻率以及工作電壓相關的開關損耗是寬動態(tài)范圍內工作的直接障礙。具有更優(yōu)異開關速率品質因數 (FOM) 的新一代 MOSFET 技術應支持更快開關?？焖匍_關有著其自己的問題；硬開關（甚至快速開關）往往會帶來開關節(jié)點的尖峰及振鈴以及必須解決的 EMI 和柵極驅動器的可靠性問題。這些問題在更高電壓及頻率下會被放大，使得更快開關技術在需要更高電壓或頻率的更寬工作范圍內優(yōu)勢大減。

體二極管傳導：同步開關體二極管傳導不利于高效率，會限制開關頻率的最高水平。在高側開關開啟前和同步 MOSFET 關斷后，同步開關體二極管一般具有一些傳導時間。

柵極驅動損耗：在高頻率下開關 MOSFET，會導致更高的柵極驅動損耗。

本文將通過比較兩種使用常規(guī)降壓穩(wěn)壓器拓撲的設計的仿真模型，闡述在中高開關頻率環(huán)境下硬開關所面臨的挑戰(zhàn)。同時，還將介紹名為“ZVS 降壓”的最新降壓穩(wěn)壓器拓撲以及它與 Cool-PowerZVS 降壓產品系列的集成。最新 ZVS 降壓穩(wěn)壓器的仿真模型將展示其新穎零電壓開關拓撲如何通過降低上述三大挑戰(zhàn)的影響，實現(xiàn)極高功率密度、效率、功率輸出能力和寬動態(tài)范圍。不僅將介紹 ZVS 降壓拓撲的眾多優(yōu)勢，而且還將介紹其工作原理。

仿真模型

圖 1 是典型常規(guī)降壓拓撲的示意圖以及相關寄生電感。這些電感可能存在于 MOSFET 寄生電感和／或 PCB 線跡本身的集總寄生電感中。為了以圖形方式顯示該拓撲在較高頻率應用中使用時的制約因數，使用業(yè)界最佳的 MOSFET（以及制造商的 SPICE 模型）構建仿真模型。

圖 1: 常規(guī)降壓拓撲。

假定轉換器設計工作輸入電壓為 36V，并在 8A 滿負載電流下降壓至 12V。仿真分別使用 2μH 電感和 1μH 電感在 650Khz 和 1.3Mhz 下運行。MOSFEET 的導通電阻為 10mohm。4 個寄生電感針對 Lsh 設置為 300pH，而針對其它電感值則設置為 100pH。寄生值主要根據與電源系統(tǒng)級封裝 (PSiP) 電源設計概念有關的可用封裝技術及布局方法確定。柵極驅動器使用 4ohm 源極電阻最小化響聲，使用 1ohm 汲極電阻為高側驅動器實現(xiàn)更快的關閉，而在這兩種情況下，則為低側驅動器使用 1ohm 源極及汲極電阻。

硬開關

圖 2 是高側 MOSFET Q1 相對于 VS 節(jié)點電壓及電流波形（Q1（綠色）、Q2（紅色）和輸出電感 Lout（藍色））的瞬態(tài)功耗的仿真結果。

圖 2: 650kHz 仿真 500ns/div。

仿真結果說明開啟損耗極高，關斷損耗相對較低。兩者之間是 MOSFET RDS(on) 主導的損耗，非常低。過去幾年，MOSFET RDS(on) 得到了顯著改善。在大部分當前設計中，傳導損耗很低，更容易管理。在整個開關周期綜合瞬態(tài)功耗時發(fā)現(xiàn)，高側 MOSFEET 在 650Khz 下的平均功耗為 1.5W，其中 0.24W 為傳導損耗、0.213W 為關斷損耗、1.047W 為開啟損耗?？倱p耗的主要來源是 Q1 開啟損耗。

圖 3 是高側 MOSFET Q1 開啟（包括開啟前沿部分）前的快照。低側 MOSFET Q2 的關斷和 Q1 的開啟之間有 30ns 的死區(qū)時間。這一死區(qū)時間的作用是確保開啟時不會發(fā)生 MOSFET 的交叉?zhèn)鲗?。因此，體二極管必須必須在死區(qū)時間內向電感續(xù)流。Q2 的體二極管這段時間為正向偏置，電荷貯存在二極管的 PN 結中。在二極管能阻止反向電壓之前，必須清空該電荷。這個過程被稱為反向恢復。

在圖 3 中，Q1 的漏-源電壓極高，接近 VIN（受布局的寄生電感影響），同時也有極大電流流入 Q2 的體二極管。Q1 必須消耗 Q2 體二極管的反向恢復電荷，同時還暴露在幾乎全部輸入電壓下，因此峰值功率極大。高側 MOSFET 源極電感 Lsh 對這一狀況幫助不大。開啟時，因其間的反向恢復電流壓降，該電感會從 MOSFET 帶走柵極驅動。該壓降處于錯誤的方向，使得源電壓相對于柵極電壓有所上升，而此時驅動器正在努力克服開啟的米勒效應。這會導致在米勒區(qū)更長的時間周期以及高側 MOSFET 及驅動器更高的功耗。因此，在 Q2 體二極管恢復并能阻止電壓之前，高側 MOSFET 無法進入低電阻區(qū)。在峰值恢復電流達到其最大值后的復合時間內，Q2 的體二極管同時承受著反向電流及反向電壓，因此其中會有功耗。在復合完成后，體二級管中就沒有功耗了。

圖 3: 650kHz 仿真 20ns/div 反向恢復效果。

加速柵極驅動可輕微降低高側 MOSFET 中的功耗。不過加速柵極驅動，Q1 會以更快速度通過線性區(qū)，這會通過注入更大反向恢復電流，讓 Q2 的體二極管更快反向恢復。由于寄生電感中貯存有能量，這會使 VS 節(jié)點更快上升。圖 4 是我們 650Khz 仿真的柵極驅動以及 Lsh 從 200pH 增大到 500pH 對 Q1 驅動的影響。注意：在 VS 上升的過程中，Q2 上會出現(xiàn)凸塊。因 Q2 的米勒電容和 VS 節(jié)點的 dv/dt 問題，該凸塊會與 Q2 的柵極驅動器耦合。不難想象加速 Q1 驅動的影響。更快的 dv/dt 不僅會在 Q2 的柵極上造成更大凸塊，而且還會帶來更大的響聲。如果 Q2 是支持低柵極閾值的低壓器件，Q2 可能回導通，導致周期性交叉?zhèn)鲗?。這一交叉?zhèn)鲗Э赡芫哂衅茐男裕部赡軟]有，但肯定會降低效率。此外，寄生電感中貯存的較大能量還可能會導致 MOSFET 上的電壓過高，甚至可能需要掐斷耗散。

圖 4: 將 Lsh 提升至 500pH，對 650kHz 仿真 20ns/div 柵極驅動的影響。

更高頻的工作

接下來使用較小的輸出電感器，在兩倍開關頻率下再度運行常規(guī)降壓仿真模型，以維持基本不變的峰值電流。對模型不做其它修改。1.3Mhz 時，高側 MOSFET 的總仿真損耗增大至 2.73W。不出所料，與 650Khz 仿真相比，開關損耗均提高 1 倍。Q1 中的 RMS 開關電流保持不變，因此傳導損耗沒有發(fā)生很大的變化。

如果只考慮 Q1 中的損耗，開關頻率提高 1 倍會導致至少 1.2% 的效率降低。如果轉換比例更大，對效率的影響還會大幅增加。這些結果說明，這并不是縮小尺寸、提高功率的最好方法。要縮小電源解決方案的尺寸并仍然提供有意義的輸出功率能力，必須解決開關損耗問題，實現(xiàn)更高的開關頻率。

ZVS 拓撲

圖 5 是 ZVS 降壓拓撲的原理圖。從原理圖上看，除了在輸出電感器上跨接一個額外的鉗位開關外，它與常規(guī)降壓穩(wěn)壓器完全相同。增加鉗位開關的目的是讓輸出電感器中貯存的能量能夠用于執(zhí)行零電壓開關。

圖 5: 降壓拓撲。

圖 6: ZVS 降壓時序示意圖。

ZVS 降壓拓撲基本有三大狀態(tài)，它們被定義為 Q1 導通階段、Q2 導通階段和鉗位階段。要了解零電壓開關的工作原理，您必須假定在諧振過渡后 Q1 在近乎零電壓下開啟。在 D-S 電壓接近零時，Q1 在零電流下開啟。MOSFET 和輸出電感器中的電流會慢慢升高，直至由 Q1 導通時間、電感器間電壓和電感器值共同決定的峰值電流。在 Q1 導通階段，電能存儲在輸出電感器中，而電荷則提供給輸出電容器。標黃的區(qū)域顯示的是對應于 Q1 導通階段的等效電路及電流。在 Q1 導通階段，Q1 的功耗由 MOSFET 導通電阻主導，開關損耗近可忽略。

接下來，在不足 10ns 的極短體二極管導通時間后，Q1 會迅速關斷。該體二極管傳導時間所增加的功耗可以忽略。在體二極管電流換向時，Q1 會發(fā)生與峰值電感器電流成比例的關斷損耗。接著 Q2 會開啟，而且貯存在輸出電感器中的能量會提供給負載和輸出電容器。在電感器電流下降到零時，同步 MOSFET Q2 會保持導通，直至將一些能量存儲在輸出電容器的輸出電感器中為止。這表現(xiàn)為電感器電流略變?yōu)樨摗2 導通階段及等效電路會出現(xiàn)在藍色陰影區(qū)。

在控制器確定電感器中貯存有足夠的能量后，同步 MOSFET 會關斷，鉗位開關會開啟，從而會將 VS 節(jié)點鉗至 VOUT。鉗位開關不僅可將輸出電感器電流與輸出隔離開來，同時還能夠近乎無損耗地以電流方式循環(huán)貯存的能量。在鉗位時間段里（極短），輸出由輸出電容器提供。

在鉗位階段結束時，鉗位開關斷開。輸出電感器中存儲的能量會與 Q1 及 Q2 輸出電容的并行組合諧振，導致 VS 節(jié)點電壓諧振到 VIN的幅值。這種振鈴會為 Q1 的寄生輸出電容放電，減少 Q2 的寄生米勒電荷并為 Q2 的寄生輸出電容充電。這允許 Q1 在 VS 節(jié)點接近 VIN 時，無損開啟。包括諧振過渡和等效電路在內的鉗位工作階段顯示為綠色區(qū)域。這里需要指出的是，當鉗位開關導通時，電流按粉色電流環(huán)路循環(huán)；當鉗位開關斷開時，電流則按紅色箭頭流動。

這一拓撲采用多種重要方式解決了之前所述的局限性問題：

只要有鉗位階段，就沒有在高側 MOSFET 開啟前需要高反向恢復電流的體二極管導通。

開啟損耗基本完全消除。

高側 MOSFET 柵極驅動不受寄生電感 Lsh 的影響。由于 ZVS 的作用以及無開啟電流沖擊，高側 MOSFET 開啟時消除了米勒效應。這有助于縮小高側柵極驅動器的尺寸，并減少功耗。高側 MOSFET 的開啟速度不必特別快，可實現(xiàn)平穩(wěn)的波形和更低的噪聲。

比較仿真

圖 7 是使用之前寄生電感值的 ZVS 降壓拓撲的原理圖。仿真仍然運行相同的 36V 至 12V 穩(wěn)壓器（工作電流為 8A，頻率為 1.3Mhz），以便將高側 MOSFET 的功耗與之前設計進行比較。ZVS 降壓使用 230nH 電感器和與之前仿真相同的 MOSFET 及柵極驅動器特征。

圖 7: 帶寄生電感的ZVS 降壓。

圖 8 是工作頻率為 1.3Mhz 的 ZVS 降壓拓撲的仿真結果以及相對應的高側 MOSFET Q1 的瞬態(tài)功率曲線。含開關損耗及傳導損耗的平均功耗在高側 MOSFET 中為 1.33W，甚至低于工作在一半開關頻率下并使用較大電感器的常規(guī)穩(wěn)壓器。在兩種設計都以 1.3Mhz 仿真時，高側 MOSFET 的功耗降低更加明顯，即 1.37W。從圖 8 的功耗曲線可以看出，開啟損耗近乎為零，開啟時 Q1 中沒有大電流尖峰。在 Q1 開啟前沒有體二極管傳導，沒有反向恢復效應，包括 Q2 體二極管中的反向恢復損耗。

該圖是諧振過渡 ZVS 功能，包括 MOSFET（Q1 和 Q2）輸出電容（與 Lout 有響聲）的并行組合。而且還可以看到，Q1 的開啟并非準確地發(fā)生在零電壓位置上。使用 Q1 兩端一些殘余的電壓開關它，一般可實現(xiàn)最佳整體效率，從而可減少鉗位階段需要循環(huán)的存儲能量的數量。需要做出綜合權衡，看是要最小化與鉗位階段有關的損耗，還是要通過在確切零電壓下開關 Q1 來實現(xiàn)省電。柵極驅動器開啟損耗還因去除 ZVS 功能所致的米勒電荷而降低。驅動器不必為 Q1 的 G-D 電容放電，因此高側驅動器中的損耗會降低。此外，高側驅動器不必在開啟時與寄生電感 Lsh 對抗，因為該驅動器在開啟時提供較少的電荷，而且 Lsh 中沒有存儲能源的大電流沖擊。

圖 8: ZVS 降壓仿真波形。

圖 9 是在 24VIN至 2.5VOUT(9.6:1)10A 設計中，電流同類競爭硬開關解決方案與 ZVS 降壓拓撲之間的性能差異。滿負載效率差異接近 6.5%（輕負載效率也有明顯差異），因此 9A 測量點上功耗降幅超過 52%。

圖 9: ZVS 降壓 9.6:1 步降 24V–2.5V（10A 時）性能與同類競爭解決方案的比較。

其它優(yōu)勢

基于 ZVS 降壓拓撲與 Picor 的高性能硅芯片控制器架構的集成，開發(fā)出了PI33XX 系列寬輸入范圍 DC-DC 穩(wěn)壓器。該 DC-DC 解決方案由 10 毫米 x 14 毫米 SiP 構成，包含只需外加一顆款輸出電感器和幾顆陶瓷電容器便能形成完整電源系統(tǒng)的所有電路。高開關頻率允許使用極小的電感器。整個解決方案不僅尺寸(25 毫米 x 21.5 毫米)小于同類競爭集成解決方案，同時還能以 98% 的峰值效率提供高達 120W 的輸出功率。PI33XX 的最短導通時間是 20ns，從 36V 輸入向 10A 負載點提供 1V 輸出，不僅效率超過 86%，而且在從 1V 到 15V 的整個輸出電壓范圍內，輸出電流沒有任何減少。

高級硅芯片與 ZVS 降壓拓撲的完美結合，除帶來寬輸入范圍和高效率外，還可帶來一些其它優(yōu)勢。因為 ZVS 拓撲對控制增益斜率為 -1、相移為 90 度的輸出傳輸功能具有與生俱來的穩(wěn)定性，在高頻率開關的協(xié)助下，可實現(xiàn)帶寬極大的反饋環(huán)路。PI33XX 無需外部補償（盡管可以添加一些）。閉環(huán)交叉頻率一般為 100Khz，有 55 度相位裕度和 20dB 的增益裕度。高閉環(huán)增益和小輸出電感器允許閉環(huán)輸出阻抗在寬頻率范圍內為低。這會導致極快的瞬態(tài)響應，在使用適度陶瓷輸出電容值時恢復時間在 20 至 30μs 之間，不需要其它大型存儲電容器輔助。極為精確的輸入前饋方法有助于誤差放大器輸出電壓準確反映輸出負載需求。這有助于執(zhí)行極為簡單的電流共享方法，通過并聯(lián) Si 增大輸出功率。只需單獨連接每個 PI33XX 誤差放大器，便可準確并聯(lián)均流。如果用戶希望各個單元彼此追蹤、一起同步，也可進行更多連接。

使用交錯方式并聯(lián)多達 6 個類似模型，既可同步 PI33XX。PI33XX 具有近乎理想的同步整流器驅動，允許高側 MOSFET 關斷與同步 MOSFET 開啟間不到 10 納秒的體二極管換向時間。這有助于降低高側 MOSFET 的關斷損耗和體二極管的傳導損耗。除了高負載下的高效率優(yōu)勢外，PI33XX 還使用極高效率的偏置系統(tǒng)和脈沖跳頻模式，可實現(xiàn)優(yōu)異的輕負載效率。見圖 9。

靈活性

使用零電壓開關的高性能硅芯片控制器架構能應用于升壓拓撲及升降壓拓撲等其它拓撲，只需重新排列電源開關，就能實現(xiàn)類似的優(yōu)勢。事實上，這將在高效率及更高輸入電壓下實現(xiàn)電源轉換的任意組合，同時還可提供低開關損耗、高功率吞吐量并縮小解決方案尺寸。

結論

本文詳細介紹了力圖讓常規(guī)降壓拓撲工作在高輸入電壓和高開關頻率下一直以來所遇到的各項挑戰(zhàn)。降壓轉換器工作在高頻率和高輸入電壓下的目的是縮小電源系統(tǒng)的整體尺寸，這樣它就能用于替換雙轉換級，在高頻率下工作在更寬的輸入范圍內。文中發(fā)現(xiàn)，要工作在更高開關頻率下，高側 MOSFET 的開啟損耗必須降低或消除。

ZVS 降壓拓撲可作為一種在不降低功率吞吐量的情況下縮小所需尺寸的方法。所介紹的名為 PI33XX 的新產品，不僅使用 Picor 高性能硅芯片控制器架構，而且還包含在高功率吞吐量和高效率下實現(xiàn)寬輸入范圍（8V-36V）至各項輸出（1、2.5、3.3、5、12 和 15V 等）所需的各種特性。最后，本文還闡述了相同的高性能硅芯片控制器架構也能用于一般使用升壓或升降壓拓撲完成的硬開關應用，這可顯著提高功率吞吐量和功率密度。

相關產品

ZVS 降壓穩(wěn)壓器

PI33/PI34/PI35xx ZVS 降壓開關穩(wěn)壓器可為板級設計人員進行高效負載點 DC-DC 穩(wěn)壓提供最大的功率密度和靈活性。高性能零電壓開關（ZVS）拓撲的集成提升了負載點性能，從而提供了高達 98％ 的電源效率。ZVS 穩(wěn)壓器在高密度系統(tǒng)級封裝 （SiP）中高度集成了控制電路、電源半導體和支持組件。此外，該器件還可通過配置，在恒流模式下工作。

ZVS 升降壓穩(wěn)壓器

PI37xx 是高效率、寬輸入范圍 DC-DC ZVS 升降壓穩(wěn)壓器系列，在高密度系統(tǒng)級封裝 （SiP） 中高度集成控制器、電源開關與支持組件。PI37xx 只需一個外部電感器和極少量的電容器，即可形成完整的 DC-DC 開關模式升降壓穩(wěn)壓器。高開關頻率可縮小外部濾波組件的尺寸，提高功率密度，并可實現(xiàn)針對線路及負載瞬態(tài)的極快速動態(tài)響應。PI37xx 穩(wěn)壓器不僅可在不影響效率的情況下，保持高達額定輸入電壓的高開關頻率，而且還支持大的 DC-DC 轉換比。此外，該器件還可通過配置，在恒流模式下工作。