日B视频 亚洲,啪啪啪网站一区二区,91色情精品久久,日日噜狠狠色综合久,超碰人妻少妇97在线,999青青视频,亚洲一区二卡,让本一区二区视频,日韩网站推荐

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vivado Synthesis的各種流程

FPGA技術(shù)驛站 ? 來(lái)源:TeacherGaoFPGAHub ? 作者:TeacherGaoFPGAHub ? 2022-07-15 11:39 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

全局綜合(Global Synthesis)

全局綜合意味著整個(gè)設(shè)計(jì)在一個(gè)Synthesis Design Run流程中完成,這樣會(huì)帶來(lái)幾個(gè)好處。一是使得綜合工具能夠最大化地進(jìn)行設(shè)計(jì)優(yōu)化,尤其是層次間的優(yōu)化(這些優(yōu)化是其他綜合流程不能實(shí)現(xiàn)的)。二是對(duì)于綜合后的設(shè)計(jì)分析帶來(lái)了很大的便利。當(dāng)然,其不足之處也是很明顯的,那就是編譯時(shí)間會(huì)很長(zhǎng)。但這一不足之處可以借助增量綜合得以緩解。需要注意的是因?yàn)槭侨志C合,所以XDC中描述的約束是以頂層為基準(zhǔn)進(jìn)行索引的。

IPI綜合(Block Design Synthesis)

Vivado IPI (IP Integrator)提供了直觀的模塊化的設(shè)計(jì)方法。用戶可以將Vivado IP Catalog中的IP、用戶自己的RTL代碼、或者用戶已有的BD文件添加到IP Integrator中構(gòu)成Block Design,設(shè)計(jì)更復(fù)雜的系統(tǒng),如下圖所示。

a0972958-03ef-11ed-ba43-dac502259ad0.png

IPI使得用戶可以方便地將特定功能打包放入設(shè)計(jì)中,這樣用戶可以將焦點(diǎn)放在整個(gè)系統(tǒng)上,而非系統(tǒng)的某個(gè)部分。對(duì)于Block Design,Vivado提供了如下圖所示的三種綜合方式。其中Global為全局綜合方式,其余兩種均為OOC(Out-of-Context)綜合方式,只是OOC的粒度不同而已。OOC可以有效縮短編譯時(shí)間。

a0ad044e-03ef-11ed-ba43-dac502259ad0.png

OOC綜合方式

OOC綜合方式可以使用戶單獨(dú)對(duì)設(shè)計(jì)的某個(gè)層次進(jìn)行綜合,然后再對(duì)整個(gè)設(shè)計(jì)進(jìn)行綜合,此時(shí),OOC綜合的對(duì)象會(huì)被當(dāng)作黑盒子對(duì)待。通常,對(duì)于Xilinx的IP,我們建議采用OOC綜合方式。OOC可以縮短后續(xù)整個(gè)設(shè)計(jì)綜合所需時(shí)間,同時(shí),若設(shè)計(jì)發(fā)生改變,而OOC綜合對(duì)象沒(méi)有改變,那么整個(gè)設(shè)計(jì)的綜合就不需要再對(duì)OOC對(duì)象進(jìn)行綜合。一旦采用OOC綜合方式,在Design Runs窗口中就會(huì)看到相應(yīng)的OOC Module Runs,如下圖所示。

a0bbbbc4-03ef-11ed-ba43-dac502259ad0.png

增量綜合(Incremental Synthesis)

增量綜合可以使綜合工具復(fù)用之前已有的綜合結(jié)果,從而縮短編譯時(shí)間。但增量綜合是有前提條件的,即設(shè)計(jì)可以形成至少4個(gè)分割(Partitions),而每個(gè)分割至少包含25000個(gè)模塊。這里的“模塊”既包含設(shè)計(jì)層次也包含RTL原語(yǔ)。Vivado提供了四種增量綜合模式,如下圖所示。其中off表明關(guān)閉增量綜合,quick模式不會(huì)進(jìn)行邊界優(yōu)化。default模式會(huì)執(zhí)行大部分邏輯優(yōu)化包括邊界優(yōu)化,相對(duì)于非增量模式,能顯著縮短編譯時(shí)間。aggressive模式會(huì)執(zhí)行所有的邏輯優(yōu)化,編譯時(shí)間縮短程度最為明顯。對(duì)于低性能設(shè)計(jì)需求,可以使用quick模式,而對(duì)于高性能設(shè)計(jì)需求,建議采用其余三種模式。

a0d724b8-03ef-11ed-ba43-dac502259ad0.png

模塊化綜合(Block-level Synthesis)

本身Vivado提供了多種綜合策略和各種綜合設(shè)置選項(xiàng),但其面向的對(duì)象是整個(gè)設(shè)計(jì),換言之,這是一種全局設(shè)置。Block-level綜合技術(shù)則打破了這一常規(guī),可以對(duì)不同層次的設(shè)計(jì)設(shè)置不同的選項(xiàng)或應(yīng)用不同的綜合策略,從而達(dá)到更好的綜合質(zhì)量。

Block-level綜合技術(shù)需要通過(guò)XDC約束來(lái)實(shí)現(xiàn),如下圖所示。

a0e406f6-03ef-11ed-ba43-dac502259ad0.png

我們來(lái)看一個(gè)例子:設(shè)計(jì)中有4個(gè)模塊U1、U2、U3和inst1,而inst1又嵌入在U3里?,F(xiàn)在我們需要對(duì)U1使能RETIMING,對(duì)U2和U3使用AREA_OPTIMIZED策略,對(duì)inst1使用DEFAULT綜合策略,那么我們就可以通過(guò)下圖所示約束實(shí)現(xiàn)。

a0f0a488-03ef-11ed-ba43-dac502259ad0.png

a1096ae0-03ef-11ed-ba43-dac502259ad0.png

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 模塊化
    +關(guān)注

    關(guān)注

    0

    文章

    359

    瀏覽量

    22817
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    860

    瀏覽量

    71428
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    Vivado中IP核被鎖定的解決辦法

    當(dāng)使用不同版本的Vivado打開工程時(shí),IP核被鎖定的情況較為常見。不同版本的Vivado對(duì)IP核的支持程度和處理方式有所不同。
    的頭像 發(fā)表于 02-25 14:00 ?589次閱讀
    <b class='flag-5'>Vivado</b>中IP核被鎖定的解決辦法

    Vivado時(shí)序約束中invert參數(shù)的作用和應(yīng)用場(chǎng)景

    Vivado的時(shí)序約束中,-invert是用于控制信號(hào)極性的特殊參數(shù),應(yīng)用于時(shí)鐘約束(Clock Constraints)和延遲約束(Delay Constraints)中,用于指定信號(hào)的有效邊沿或邏輯極性。
    的頭像 發(fā)表于 02-09 13:49 ?454次閱讀
    <b class='flag-5'>Vivado</b>時(shí)序約束中invert參數(shù)的作用和應(yīng)用場(chǎng)景

    通過(guò)vivado HLS設(shè)計(jì)一個(gè)FIR低通濾波器

    Vivado HLS是一款強(qiáng)大的高層次綜合工具,可將C/C++代碼轉(zhuǎn)換為硬件描述語(yǔ)言(HDL),顯著提升FPGA開發(fā)效率。
    的頭像 發(fā)表于 01-20 16:19 ?565次閱讀
    通過(guò)<b class='flag-5'>vivado</b> HLS設(shè)計(jì)一個(gè)FIR低通濾波器

    vivado中常用時(shí)序約束指令介紹

    vivado中,我們常用的時(shí)序約束指令主要包括如下幾個(gè)方面。
    的頭像 發(fā)表于 01-20 16:15 ?667次閱讀

    AMD Vivado Design Suite 2025.2版本現(xiàn)已發(fā)布

    AMD Vivado Design Suite 2025.2 版本現(xiàn)已發(fā)布,新增對(duì) AMD Versal 自適應(yīng) SoC 的設(shè)計(jì)支持,包含新器件支持、QoR 功能及易用性增強(qiáng)。
    的頭像 發(fā)表于 12-09 15:11 ?1377次閱讀

    FPGA板下載運(yùn)行調(diào)試流程

    4節(jié)的第1、2小節(jié),直至生成mcs文件。此處mcs文件將通過(guò)命令生成。此外,還可以通過(guò)vivado工具生成mcs文件,具體流程如下: (1) 首先修改E203 hbird源碼中的makefile文件
    發(fā)表于 10-29 06:57

    FPGA板下載調(diào)試流程

    4節(jié)的第1、2小節(jié),直至生成mcs文件。此處mcs文件將通過(guò)命令生成。此外,還可以通過(guò)vivado工具生成mcs文件,具體流程如下: (1) 首先修改E203 hbird源碼中的makefile文件
    發(fā)表于 10-29 06:37

    vcs和vivado聯(lián)合仿真

    我們?cè)谧鰠①愓n題的過(guò)程中發(fā)現(xiàn),上FPGA開發(fā)板跑系統(tǒng)時(shí),有時(shí)需要添加vivado的ip核。但是vivado仿真比較慢,vcs也不能直接對(duì)添加了vivado ip核的soc系統(tǒng)進(jìn)行仿真。在這種情況下
    發(fā)表于 10-24 07:28

    FPGA開發(fā)板vivado綜合、下載程序問(wèn)題匯總

    在做vivado綜合時(shí)和FPGA下載程序時(shí),我們碰到以下問(wèn)題,并找出了對(duì)應(yīng)的解決方案。 1.could not open include file”e203_defines.v”問(wèn)題 在做
    發(fā)表于 10-24 07:12

    Vivado中向FPGA的Flash燒錄e203的方法

    首先導(dǎo)入、并配置好項(xiàng)目,完成項(xiàng)目的綜合(SYNTHESIS)與實(shí)現(xiàn)(IMPLEMENTATION),查看有無(wú)錯(cuò)誤與或警告信息,調(diào)整完成后,右鍵比特流生成(Generate Bitstream),選擇
    發(fā)表于 10-23 08:28

    AMD Vivado ChipScope助力硬件調(diào)試

    許多硬件問(wèn)題只有在整個(gè)集成系統(tǒng)實(shí)時(shí)運(yùn)行的過(guò)程中才會(huì)顯現(xiàn)出來(lái)。AMD Vivado ChipScope 提供了一套完整的調(diào)試流程,可在系統(tǒng)運(yùn)行期間最大限度提升對(duì)可編程邏輯的觀測(cè)能力,助力設(shè)計(jì)調(diào)試。
    的頭像 發(fā)表于 09-05 17:08 ?1324次閱讀

    vivado仿真時(shí)GSR信號(hào)的影響

    利用vivado進(jìn)行設(shè)計(jì)xilinx FPGA時(shí),寫完設(shè)計(jì)代碼和仿真代碼后,點(diǎn)擊run simulation(啟動(dòng)modelsim進(jìn)行仿真)。
    的頭像 發(fā)表于 08-30 14:22 ?1617次閱讀
    <b class='flag-5'>vivado</b>仿真時(shí)GSR信號(hào)的影響

    Vivado無(wú)法選中開發(fā)板的常見原因及解決方法

    對(duì)應(yīng)的器件信息和約束文件(XDC),大大簡(jiǎn)化工程初始化流程。然而,在某些情況下,我們可能會(huì)發(fā)現(xiàn) Vivado 的界面中無(wú)法選中目標(biāo)開發(fā)板,導(dǎo)致只能手動(dòng)選擇器件。那么,遇到這種情況該如何處理呢?
    的頭像 發(fā)表于 07-15 10:19 ?1989次閱讀
    <b class='flag-5'>Vivado</b>無(wú)法選中開發(fā)板的常見原因及解決方法

    如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果

    本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結(jié)果(以 Vivado 2024.2 為例)。
    的頭像 發(fā)表于 05-19 14:22 ?1518次閱讀
    如何使用One Spin檢查AMD <b class='flag-5'>Vivado</b> Design Suite Synth的結(jié)果

    適用于Versal的AMD Vivado 加快FPGA開發(fā)完成Versal自適應(yīng)SoC設(shè)計(jì)

    設(shè)計(jì)、編譯、交付,輕松搞定。更快更高效。 Vivado 設(shè)計(jì)套件提供經(jīng)過(guò)優(yōu)化的設(shè)計(jì)流程,讓傳統(tǒng) FPGA 開發(fā)人員能夠加快完成 Versal 自適應(yīng) SoC 設(shè)計(jì)。 面向硬件開發(fā)人員的精簡(jiǎn)設(shè)計(jì)流程
    的頭像 發(fā)表于 05-07 15:15 ?1511次閱讀
    適用于Versal的AMD <b class='flag-5'>Vivado</b>  加快FPGA開發(fā)完成Versal自適應(yīng)SoC設(shè)計(jì)
    盘锦市| 绵阳市| 祁东县| 喀什市| 容城县| 永年县| 远安县| 华池县| 宜都市| 奉贤区| 嘉黎县| 博爱县| 桐柏县| 兰溪市| 罗江县| 太原市| 韶关市| 历史| 金坛市| 临漳县| 高青县| 河池市| 石阡县| 类乌齐县| 宁城县| 赫章县| 石渠县| 柳州市| 贵阳市| 松桃| 新河县| 黔西| 来凤县| 罗定市| 普陀区| 扎兰屯市| 建宁县| 北票市| 巴东县| 民勤县| 剑阁县|