2022 年 7 月 30 日，英特爾研究院副總裁、英特爾中國研究院院長宋繼強博士出席了由中國計算機學會主辦的第一屆“中國計算機學會芯片大會”，并發(fā)表了題為“堅持半導體底層技術創(chuàng)新，激發(fā)算力千倍級提升”的主題演講。在演講中，針對“突破算力瓶頸，滿足多元計算需求”這一產(chǎn)學研界所普遍關注的熱門話題，宋繼強博士分享了英特爾的最新洞察，以及在相關領域所取得的技術進展。

英特爾研究院副總裁、英特爾中國研究院院長宋繼強博士

中國目前正走在全球數(shù)字化轉型浪潮的前列，發(fā)展數(shù)字經(jīng)濟也成為中國把握新一輪科技革命和產(chǎn)業(yè)變革新機遇的戰(zhàn)略選擇。宋繼強表示，對數(shù)字經(jīng)濟的發(fā)展而言，底層基礎設施提供的算力、計算效率等方面的支持十分關鍵，此外，為了讓這些基礎設施的性能得到最大限度的發(fā)揮，需要構造一個以能源、計算能效性為優(yōu)先綜合布局的新型算力網(wǎng)絡。中國開始布局“東數(shù)西算”工程，也正是基于計算和網(wǎng)絡融合的需要。

因此，在數(shù)字經(jīng)濟的增長過程中，對算力的需求會“水漲船高”，一方面，數(shù)據(jù)量會保持指數(shù)級增長，另一方面，數(shù)據(jù)形態(tài)也會越來越多元化，對計算的實時性和智能化處理能力的要求也越來越高。從數(shù)據(jù)量和質來看，傳統(tǒng)的單一計算架構肯定會遇到性能和功耗的瓶頸。為了應對這一挑戰(zhàn)，宋繼強強調，首先要突破算力的瓶頸，通過不同的方式解決多樣化數(shù)據(jù)的計算有效性，而在提升算力的同時，還需要考慮到“綠色計算”這個主題，以能量優(yōu)化的方式解決數(shù)據(jù)處理的問題。

發(fā)展異構計算與異構集成技術

基于這兩點原則，宋繼強認為異構計算和異構集成是算力突破的新抓手。異構計算就是用不同的架構處理不同類型的數(shù)據(jù)，真正做到“用好的工具解決好的問題”。異構集成則可以把不同工藝下優(yōu)化好的模塊更好地集成到未來的解決方案當中，從而更加高效地處理復雜計算。

宋繼強表示，建立完整的異構計算體系需要軟硬件結合，在硬件上，需要“全面發(fā)展”，有不同的架構積累，在軟件上，也需要有一套方便且好用的軟件，只需上層應用者指定功能需求，下層就可以隨著異構變化。具體到英特爾自身的異構計算布局，表現(xiàn)為“XPU+oneAPI”，既有非常全面的硬件架構布局，覆蓋從終端到邊緣再到服務器，在 CPU、GPU、IPU、FPGA、AI 加速器等領域，都有具有代表性的成熟產(chǎn)品，又有 oneAPI 這一開放統(tǒng)一的跨架構編程模型，讓現(xiàn)有的和未來將出現(xiàn)的新硬件都能很好地發(fā)揮能力。oneAPI 也在全球積極開展各項合作，去年還和中科院計算所聯(lián)合建立了中國首個 oneAPI 卓越中心。

實現(xiàn)異構計算常常需要將不同制程節(jié)點的芯片封裝在同一個大封裝里，這時就需要應用異構集成，也就是先進封裝技術，來滿足尺寸、成本、帶寬等方面的要求。宋繼強介紹，英特爾在異構集成上主要有兩項技術，2.5D 封裝技術 EMIB 能把在平面上集成的芯片很好地連接起來，3D 封裝技術 Foveros 則可以通過把不同尺寸的芯片在垂直層面上封裝，進一步降低封裝凸點的間距，提高封裝集成的密度。

宋繼強進一步補充，F(xiàn)overos Omni 和 Foveros Direct 是英特爾在 3D 封裝上未來會使用的兩種技術。在上面是一個大的芯片，底下是幾個小芯片的時候，F(xiàn)overos Omni 可以把不同芯片之間互連的接觸點間距微縮到 25 微米，同時還可以通過封裝邊上的銅柱直接給上層芯片供電，和 EMIB 相比有接近 4 倍的密度提升。Foveros Direct 則通過一種更高級的不需要焊料、直接讓銅對銅鍵合的技術，實現(xiàn)更低電阻的互連，進一步縮小凸點間距到 10 微米以下，將整個互連的密度提升到新的數(shù)量級。

目前，英特爾迄今為止最復雜的高性能計算 SoC Ponte Vecchio 就運用了英特爾在異構計算和異構集成上的新技術，集成了來自 5 個不同制程節(jié)點的 47 種不同晶片，而下一代旗艦級數(shù)據(jù)中心 GPU 代號 Rialto Bridge 將進一步大幅提高計算密度、性能和效率，同時通過 oneAPI 提供軟件一致性。

堅持推進摩爾定律

為了突破算力瓶頸，在異構計算與異構集成技術之外，還需要堅持推進摩爾定律，打造功耗更低，性能更強的半導體。宋繼強在演講中也介紹了英特爾的制程工藝革新和路線圖。

宋繼強表示，英特爾的制程工藝革新主要包括以下三大技術：在工具上，英特爾將自 Intel 4 開始使用下一代基于高數(shù)值孔徑的極紫外光刻機（EUV）技術，降低整個制程工藝的復雜度，提高良率；在晶體管結構上，Intel 20A 將使用全新的 RibbonFET 結構，進一步降低平面上晶體管所占面積，同時可以有更快的驅動速度，也增加驅動電流的強度；在供電層面，Intel 20A 同樣將啟用全新的 PowerVia 技術，實現(xiàn)底部給所有上層功能邏輯部件供電，把供電層和邏輯層完全分開，從而可以更有效地使用金屬層，大幅減少繞線和能量消耗。

在路線圖方面，英特爾計劃在四年內推進五個制程節(jié)點：Intel 7 已經(jīng)開始批量出貨；Intel 4 將于今年下半年投產(chǎn)，采用 EUV 技術，將晶體管的每瓦性能將提高約 20%；Intel 3 將于 2023 年下半年投產(chǎn)，在生產(chǎn)過程當中會更大量地使用 EUV，在每瓦性能上實現(xiàn)約 18%的提升；Intel 20A 預計將于 2024 年上半年投產(chǎn)，通過 RibbonFET 和 PowerVia 這兩項技術在每瓦性能上實現(xiàn)約 15%的提升；最后，Intel 18A 預計將于 2024 年下半年投產(chǎn)，在每瓦性能上將實現(xiàn)約 10%的提升。宋繼強表示，目前英特爾在 Intel 18A 和 Intel 20A 上都取得了不錯的進展。

探索前沿研究領域

展望未來，一些新興、前沿研究領域有望為計算帶來更多的可能性。宋繼強分享了英特爾在以下三個領域所取得的主要進展：組件研究、神經(jīng)擬態(tài)計算和集成光電。

在組件研究上，英特爾的工作主要圍繞三方面展開：第一，是提供更多的核心微縮技術，涵蓋混合鍵合（hybrid bonding）技術、CMOS 晶體管 3D 堆疊技術和對晶體管新材料的探索；第二，通過疊加新的晶體管材料和結構，給硅晶體管注入新的功能，包括增強模式的高 K 氮化鎵晶體管和硅 FinFET 晶體管的組合技術，以及反鐵電體材料的嵌入式內存；第三，是量子領域的工作，包括應用在邏輯計算的磁電自旋電子器件，磁疇壁電子器件和 300 毫米量子比特制程工藝流程。

神經(jīng)擬態(tài)計算可以直接模擬人類神經(jīng)元的形式構造芯片底層的計算單元，再通過脈沖神經(jīng)網(wǎng)絡的方式編程實現(xiàn)人工智能算法，與傳統(tǒng)上主要使用 CPU 和 GPU，靠堆乘加器的方式提供算力的模式相比，可以實現(xiàn)能效比千倍級以上的提升。宋繼強介紹，目前英特爾的神經(jīng)擬態(tài)計算芯片已經(jīng)發(fā)展到了第二代 Loihi 2，基于 Intel 4 制程工藝，速度比上一代提升了 10 倍，單個芯片里的神經(jīng)元數(shù)量也提升了 8 倍，達到 100 萬。同時，英特爾也推出了一套完整的開源的軟件框架 Lava 對神經(jīng)擬態(tài)計算的開發(fā)提供全面支持，并和北京大學、復旦大學、鵬城實驗室、中科院自動化所、聯(lián)想等近 200 家國內外合作伙伴一起提升計算的效率。

在集成光電上，英特爾則致力于大幅提高光電轉換效率。在關鍵技術構建模塊上，英特爾基于 CMOS 工藝，實現(xiàn)了在一個平臺上集成所有的關鍵光學技術構建模塊，包括光的產(chǎn)生、放大、檢測、調制等等，大幅降低了尺寸和功耗；在器件層面，英特爾研制了一個集成在硅晶圓上的 8 波長激光器陣列，提升了準確性和能效比，為以后光電共封裝和光互連器件的量產(chǎn)鋪平了道路。此外，英特爾也繼續(xù)和大學合作，在高速光互連、I/O 技術、性能擴展和節(jié)能方面做廣泛的研究。

未來，英特爾將繼續(xù)攜手產(chǎn)學研界各合作伙伴，推動綠色半導體創(chuàng)新，實現(xiàn)千倍級算力提升，并且對地球生態(tài)的可持續(xù)發(fā)展做出貢獻。

審核編輯 黃昊宇