UCIe生態(tài)正在完善，Chiplet騰飛指日可待
感謝《半導(dǎo)體行業(yè)觀察》對(duì)新思科技的關(guān)注 Chiplet是摩爾定律放緩情況下，持續(xù)提高SoC高集成度和算力的重要途徑。目前業(yè)內(nèi)已有多家企業(yè)發(fā)布了基于Chiplet技術(shù)的芯片，Chiplet儼然已成為各芯片廠商進(jìn)入下一個(gè)關(guān)鍵創(chuàng)新階段并打破功率-性能-面積（PPA）天花板的一個(gè)絕佳技術(shù)選擇。 采用Chiplet的方式，可將不同功能的芯片通過2D或2.5D/3D的封裝方式組裝在一起，并可以以異構(gòu)的方式在不同工藝節(jié)點(diǎn)上制造，但是到目前為止，實(shí)現(xiàn)Chiplet架構(gòu)一直非常困難。為了做到這一點(diǎn)，采用這一技術(shù)的早期廠商已將單片式芯片設(shè)計(jì)方法應(yīng)用于內(nèi)部定義的設(shè)計(jì)與驗(yàn)證流程，并開發(fā)了自己的接口技術(shù)。但是，非聚合裸片市場(chǎng)（即具備類似即插即用的靈活性及互操作性）的發(fā)展離不開行業(yè)標(biāo)準(zhǔn)和生態(tài)系統(tǒng)。通用Chiplet互連技術(shù)（UCIe）規(guī)范可以實(shí)現(xiàn)Chiplet的可定制與封裝級(jí)集成，可以說是Chiplet發(fā)展前路的一大助推劑，UCIe正在幫助我們迅速緊跟這種面向先進(jìn)應(yīng)用的全新設(shè)計(jì)方式。
Chiplet技術(shù)為何騰飛？
隨著對(duì)芯片性能的要求日益提高，需要在更小的空間里集成更多的晶體管，SoC的尺寸正在接近芯片制造的上限。傳統(tǒng)的單片SoC變得太大且成本過高，無法通過先進(jìn)設(shè)計(jì)進(jìn)行生產(chǎn)，并且良率風(fēng)險(xiǎn)也隨之攀升。而Chiplet技術(shù)將SoC組件分開制造，再封裝到一起，則可以降低成本，減少浪費(fèi)，并大大改善可靠性。 除了在不同工藝節(jié)點(diǎn)支持最適合特定功能的不同組件外，Chiplet架構(gòu)還允許將數(shù)字、模擬或高頻工藝的不同裸片集成到一起，還可以在設(shè)計(jì)中加入高度密集的3D內(nèi)存陣列，即高帶寬內(nèi)存（HBM）。 假設(shè)您需要開發(fā)一部設(shè)備，該設(shè)備的I/O接口（如以太網(wǎng)接口等）可能并不需要最前沿的工藝。按照Chiplet技術(shù)的思路，您可以在一個(gè)細(xì)化的層面以“形式遵循功能”的思路優(yōu)化PPA，如果在不同的設(shè)備上使用的I/O子系統(tǒng)是一樣的，還可以一次性制造所有I/O接口，從而借助生產(chǎn)規(guī)模獲得更低成本。相比之下，如果整個(gè)SoC都位于同一裸片上，無論功能如何，I/O接口都要與您最先進(jìn)的功能采用相同的工藝，除了制作成本增加外，一旦設(shè)計(jì)中的某個(gè)組件出現(xiàn)故障，就會(huì)導(dǎo)致整體失效。 規(guī)模和模塊化所帶來的靈活性，也將幫助您應(yīng)對(duì)不斷縮小的上市時(shí)間窗口。具有標(biāo)準(zhǔn)功能的裸片可以混合并匹配，即獲得一種硬IP，從而讓您的工程人才專注于設(shè)計(jì)的差異化因素，以加快產(chǎn)品上市速度。 雖然上面的方式聽起來十分理想，但各個(gè)獨(dú)立的裸片在帶寬、互操作性和數(shù)據(jù)完整性方面具有很大差異，目前只有那些擁有足夠資源來支持裸片間定制互連開發(fā)的大公司才會(huì)采用這種技術(shù)。但是隨著這種更前沿設(shè)計(jì)方法的普及，裸片間的互連在本質(zhì)上已經(jīng)與互操作性相抵觸。 盡管存在這些挑戰(zhàn)，預(yù)計(jì)到2024年，Chiplet市場(chǎng)的規(guī)模將增長(zhǎng)至500億美元；而UCIe則是這一增長(zhǎng)的關(guān)鍵推動(dòng)力。UCle為何成為
Chiplet設(shè)計(jì)的首選標(biāo)準(zhǔn)？
其實(shí)為了應(yīng)對(duì)Chiplet設(shè)計(jì)中所面臨的挑戰(zhàn)，行業(yè)出現(xiàn)了幾種不同的標(biāo)準(zhǔn)。但是UCIe是唯一具有完整裸片間接口堆棧的標(biāo)準(zhǔn)，其他標(biāo)準(zhǔn)都沒有為協(xié)議棧提供完整裸片間接口的全面規(guī)范，大多僅關(guān)注在特定層。而且UCIe支持2D、2.5D和橋接封裝，預(yù)計(jì)未來還會(huì)支持3D封裝。 UCIe不僅能滿足大部分每引腳8Gbps至16Gbps的設(shè)計(jì)，還能滿足從網(wǎng)絡(luò)到超大規(guī)模數(shù)據(jù)中心等高帶寬應(yīng)用中每引腳32Gbps的設(shè)計(jì)；換言之，該標(biāo)準(zhǔn)將滿足當(dāng)前和未來的帶寬發(fā)展。UCIe有兩種不同的封裝類型：-
用于先進(jìn)封裝的UCIe，如硅襯墊、硅橋或再分配層（RDL）扇出
-
用于標(biāo)準(zhǔn)封裝的UCIe，如有機(jī)襯底或?qū)訅喊?/span>
UCIe堆棧本身?yè)碛腥龑樱?/span>
-
最上端的協(xié)議層通過基于流量控制單元（FLIT）的協(xié)議實(shí)現(xiàn)，確保最大效率和降低延遲，支持最流行的協(xié)議，包括PCI Express（PCIe）、Compute Express Link（CXL）和/或用戶定義的流協(xié)議。
-
第二層用于對(duì)協(xié)議進(jìn)行仲裁與協(xié)商，以及通過裸片間適配器進(jìn)行連接管理?；谘h(huán)冗余檢查（CRC）和重試機(jī)制，該層還包括可選的錯(cuò)誤糾正功能。
-
第三層為物理層（PHY），規(guī)定了與封裝介質(zhì)的電氣接口，是電氣模擬前端（AFE）、發(fā)射器和接收器以及邊帶通道允許兩個(gè)裸片之間進(jìn)行參數(shù)交換與協(xié)商的層級(jí)。邏輯PHY實(shí)現(xiàn)了連接初始化、訓(xùn)練和校準(zhǔn)算法，以及測(cè)試和修復(fù)功能。
▲圖：UCIe協(xié)議棧示意圖
EDA廠商推動(dòng)UCle的發(fā)展
作為EDA和IP解決方案的領(lǐng)導(dǎo)者，新思科技已成為UCIe的成員之一，我們期待著未來對(duì)UCIe規(guī)范做出貢獻(xiàn)，與廣大UCIe的支持者們積極推動(dòng)構(gòu)建健康的UCIe生態(tài)系統(tǒng)。為了簡(jiǎn)化UCIe設(shè)計(jì)路徑，新思科技推出了完整的UCIe設(shè)計(jì)解決方案，包括PHY、控制器和驗(yàn)證IP（VIP）：-
PHY──支持標(biāo)準(zhǔn)和高級(jí)封裝選項(xiàng)，可采用先進(jìn)的FinFET工藝，獲得高帶寬、低功耗和低延遲的裸片間連接。
- 控制器IP──支持PCIe、CXL和其它廣泛應(yīng)用的協(xié)議，用于延遲優(yōu)化的片上網(wǎng)絡(luò)（NoC）間連接及流協(xié)議；例如與CXS接口和AXI接口的橋接。
- VIP──支持全棧各層的待測(cè)設(shè)計(jì)（DUT）；包括帶有/不帶有PCIe/CXL協(xié)議棧的測(cè)試平臺(tái)接口、用于邊帶服務(wù)請(qǐng)求的應(yīng)用編程接口（API），以及用于流量生成的API。協(xié)議檢查和功能覆蓋位于每個(gè)堆棧層和信令接口，實(shí)現(xiàn)了可擴(kuò)展的架構(gòu)和新思科技定義的互操作性測(cè)試套件。
在摩爾定律逼近極限的今天，Chiplet的發(fā)展已是大勢(shì)所趨，不過其前路仍然面臨著不少挑戰(zhàn)，需要產(chǎn)業(yè)界各個(gè)產(chǎn)業(yè)鏈的廠商支持，才能最終迎來其發(fā)展騰飛。
?
?
?
原文標(biāo)題：UCIe生態(tài)正在完善，Chiplet騰飛指日可待
文章出處：【微信公眾號(hào)：新思科技】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
新思科技
+關(guān)注
關(guān)注
5文章
981瀏覽量
52998
原文標(biāo)題：UCIe生態(tài)正在完善，Chiplet騰飛指日可待
文章出處：【微信號(hào)：Synopsys_CN，微信公眾號(hào)：新思科技】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
日本氧化鎵技術(shù)再獲突破：六項(xiàng)成果集中發(fā)布，低成本量產(chǎn)指日可待
2026年3月，日本名古屋大學(xué)低溫等離子體科學(xué)研究中心與該校孵化初創(chuàng)企業(yè)nu-rei株式會(huì)社，將在應(yīng)用物理學(xué)會(huì)春季學(xué)術(shù)講演會(huì)上集中發(fā)布關(guān)于次世代功率半導(dǎo)體材料——氧化鎵（Ga?O?）的六項(xiàng)關(guān)鍵研究成果。這一系列突破標(biāo)志著日本在氧化鎵材料生長(zhǎng)工藝上取得系統(tǒng)性進(jìn)展，有望大幅降低制造成本、提升器件性能，為電動(dòng)汽車、可再生能源及宇宙開發(fā)等高端領(lǐng)域的應(yīng)用鋪平道路。一、
擁抱Chiplet，大芯片的必經(jīng)之路
本文轉(zhuǎn)自：半導(dǎo)體行業(yè)觀察隨著傳統(tǒng)芯片架構(gòu)在功耗、散熱和空間方面逼近物理極限，一種新型架構(gòu)正在興起，有望為高性能計(jì)算（HPC）開辟一條新的發(fā)展道路。這種架構(gòu)被稱為Chiplet架構(gòu)
西部數(shù)據(jù)WD最新HDD技術(shù)路線曝光！40TB容量新高，100TB HDD指日可待
近日，Western Digital更名為 WD，并推出新的品牌標(biāo)識(shí)。該設(shè)計(jì)在視覺上參考了數(shù)據(jù)中心元素，體現(xiàn)公司轉(zhuǎn)型為 AI 驅(qū)動(dòng)型數(shù)據(jù)經(jīng)濟(jì)的核心存儲(chǔ)基礎(chǔ)設(shè)施提供商。西部數(shù)據(jù)邁入WD新時(shí)代，其 90% 的收入由 AI 和云計(jì)算驅(qū)動(dòng)。作為一家獨(dú)立的HDD企業(yè)，展現(xiàn)出強(qiáng)大的執(zhí)行力和財(cái)務(wù)表現(xiàn)。 ? ? 在2026年創(chuàng)新日（Innovation Day）上，西部數(shù)據(jù)發(fā)布100TB+ HDD路線圖、性能與功耗優(yōu)化的硬盤的技術(shù)突破，以及重新定義存儲(chǔ)經(jīng)濟(jì)效益和客戶價(jià)值實(shí)現(xiàn)速度的智能平臺(tái)解決方案。 創(chuàng)新技
為什么國(guó)產(chǎn)MCU的工程生態(tài)很難統(tǒng)一？
參與度低 ：缺少跨廠商的通用實(shí)踐
McuStudio 的嘗試
多廠商統(tǒng)一圖形化工具
可開源的模板規(guī)則
支持社區(qū)添加 MCU
形成跨廠商統(tǒng)一初始化規(guī)范
結(jié)論
國(guó)產(chǎn) MCU 工程生態(tài)碎片化是天然事實(shí)
統(tǒng)一的工具 + 模板 + 社區(qū)貢獻(xiàn)，是解決碎片化的可行方法
發(fā)表于 01-28 09:25
勇芯科技2025 Chiplet新品發(fā)布會(huì)圓滿落幕，以“勇闖指鏡”解鎖智能穿戴交互新生態(tài)
2025年12月29日，勇芯科技在深圳成功舉辦了“勇闖指鏡” Chiplet新品發(fā)布會(huì)， 發(fā)布會(huì)通過從新品技術(shù)、實(shí)景功能兩大核心環(huán)節(jié)，全面展現(xiàn)Chiplet技術(shù)在智能穿戴領(lǐng)域的創(chuàng)新應(yīng)用，為消費(fèi)
Cadence公司成功流片第三代UCIe IP解決方案
為推動(dòng)小芯片創(chuàng)新的下一波浪潮，Cadence 成功流片其第三代通用小芯片互連技術(shù)（UCIe）IP 解決方案，在臺(tái)積電先進(jìn)的 N3P 工藝上實(shí)現(xiàn)了業(yè)界領(lǐng)先的每通道 64Gbps 速率。隨著行業(yè)向日
得一微電子受邀出席第四屆HiPi Chiplet論壇
演進(jìn)路徑，深度融入芯粒（Chiplet）生態(tài)構(gòu)建與人工智能技術(shù)賦能等核心議題，旨在為高性能芯片產(chǎn)業(yè)加速突破注入核心動(dòng)能。
UCIe協(xié)議代際躍遷驅(qū)動(dòng)開放芯粒生態(tài)構(gòu)建
在芯片技術(shù)從 “做大單片” (單片SoC)向 “小芯片組合” (芯粒式設(shè)計(jì))轉(zhuǎn)型的當(dāng)下，一套統(tǒng)一的互聯(lián)標(biāo)準(zhǔn)變得至關(guān)重要。UCIe協(xié)議便是一套芯粒芯片互聯(lián)的 “通用語(yǔ)言”。
解構(gòu)Chiplet，區(qū)分炒作與現(xiàn)實(shí)
，對(duì)于芯片架構(gòu)的設(shè)計(jì)需要什么、哪些技術(shù)已經(jīng)成熟可用以及哪些創(chuàng)新即將出現(xiàn)，仍然存在不確定性。在Chiplet開始廣泛應(yīng)用之前，了解該技術(shù)及其配套生態(tài)系統(tǒng)至關(guān)重要。隨著
Chiplet與先進(jìn)封裝全生態(tài)首秀即將登場(chǎng)！匯聚產(chǎn)業(yè)鏈核心力量共探生態(tài)協(xié)同新路徑！
科技牽頭打造的“Chiplet與先進(jìn)封裝生態(tài)專區(qū)”將首次以系統(tǒng)化、全景式的形態(tài)登場(chǎng)，集中呈現(xiàn)我國(guó)先進(jìn)封裝產(chǎn)業(yè)鏈的整體實(shí)力與最新成果。 ? ? ? ? 行業(yè)首秀系統(tǒng)化呈現(xiàn)先進(jìn)封裝全景生態(tài) ? ? 在本屆灣芯展上，中國(guó)先進(jìn)封裝
CMOS 2.0與Chiplet兩種創(chuàng)新技術(shù)的區(qū)別
摩爾定律正在減速。過去我們靠不斷縮小晶體管尺寸提升芯片性能，但如今物理極限越來越近。在這樣的背景下，兩種創(chuàng)新技術(shù)站上舞臺(tái)：CMOS 2.0 和 Chiplet（芯粒）。它們都在解決 “如何讓芯片更強(qiáng)” 的問題，但思路卻大相徑庭。
手把手教你設(shè)計(jì)Chiplet
我們正在參加全球電子成就獎(jiǎng)的評(píng)選，歡迎大家?guī)臀覀兺镀薄x謝支持來源：內(nèi)容由半導(dǎo)體行業(yè)觀察編譯自semiengineeringChiplet是一種滿足持續(xù)增長(zhǎng)的計(jì)算能力和I/O帶寬需求的方法，它將
新思科技UCIe IP解決方案實(shí)現(xiàn)片上網(wǎng)絡(luò)互連
通用芯?；ミB技術(shù)（UCIe）為半導(dǎo)體行業(yè)帶來了諸多可能性，在Multi-Die設(shè)計(jì)中實(shí)現(xiàn)了高帶寬、低功耗和低延遲的Die-to-Die連接。它支持定制HBM（cHBM）等創(chuàng)新應(yīng)用，滿足了I/O裸片
技術(shù)資訊 I 完整的 UCIe 信號(hào)完整性分析流程和異構(gòu)集成合規(guī)性檢查
3D異質(zhì)集成(3DHI)技術(shù)可將不同類型、垂直堆疊的半導(dǎo)體芯片或芯粒(chiplet)集成在一起，打造高性能系統(tǒng)。因此，處理器、內(nèi)存和射頻等不同功能可以集成到單個(gè)芯片或封裝上，從而提高性能和效率
從技術(shù)封鎖到自主創(chuàng)新：Chiplet封裝的破局之路
從產(chǎn)業(yè)格局角度分析Chiplet技術(shù)的戰(zhàn)略意義，華芯邦如何通過技術(shù)積累推動(dòng)中國(guó)從“跟跑”到“領(lǐng)跑”。
評(píng)論