芯和設(shè)計(jì)訣竅概述 如何使用3DIC Compiler實(shí)現(xiàn)Bump Planning
簡介
3DIC Compiler具有強(qiáng)大的Bump Planning功能。它可在系統(tǒng)設(shè)計(jì)初期階段沒有bump library cells的情況下，通過定義pseudo bump region patterns、創(chuàng)建bump regions以及填充pseudo bumps、創(chuàng)建Bumps的連接關(guān)系、為不同net的Bumps著色等操作，快速實(shí)現(xiàn)bump原型創(chuàng)建以及復(fù)雜bump規(guī)劃設(shè)計(jì)。
本視頻將展示在沒有bump library cells的情況下，3DIC Compiler 如何在GUI界面使用“pseudo” bumps 快速實(shí)現(xiàn)Bump Planning，流程包括：
定義bump region patterns
創(chuàng)建bump regions以及填充pseudo bumps
快速assign nets到對應(yīng)的Bumps
為不同net的Bumps著色
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報(bào)投訴
-
3DIC
+關(guān)注
關(guān)注
3文章
92瀏覽量
20171 -
芯和半導(dǎo)體
+關(guān)注
關(guān)注
0文章
126瀏覽量
32256
原文標(biāo)題：【芯和設(shè)計(jì)訣竅視頻】如何使用3DIC Compiler實(shí)現(xiàn)Bump Planning
文章出處：【微信號(hào)：Xpeedic，微信公眾號(hào)：Xpeedic】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
熱點(diǎn)推薦
01. 如何在 Allegro 中快速區(qū)別不同網(wǎng)絡(luò)？| 芯巧Allegro PCB 設(shè)計(jì)小訣竅
Allegro PCB設(shè)計(jì)小訣竅系列--如何在Allegro中快速區(qū)別不同網(wǎng)絡(luò)背景介紹：Allegro PCB設(shè)計(jì)工具可以通過高亮操作將選中的網(wǎng)絡(luò)點(diǎn)亮，但是當(dāng)我們的布線非常密集時(shí)，是不太好去進(jìn)行
發(fā)表于 04-03 15:51
行芯科技邀您共赴IIC 2026國際集成電路展覽會(huì)暨研討會(huì)
企業(yè)，行芯科技榮幸受邀參與此次盛會(huì)，將于3月31日發(fā)表題為《Signoff全棧解決方案，賦能3DIC Chiplet一次流片成功》的主題演講，分享在后摩爾時(shí)代助力Chiplet技術(shù)落地的簽核一站式解決方案與實(shí)踐成果，誠邀各位業(yè)內(nèi)
新思科技攜手Socionext實(shí)現(xiàn)3DIC芯片成功流片
在交付高性能、低功耗芯片的過程中——尤其是用于人工智能（AI）和高性能計(jì)算（HPC）應(yīng)用的 3D Multi-Die 設(shè)計(jì)——設(shè)計(jì)和開發(fā)的速度至關(guān)重要。
3DIC集成技術(shù)的種類介紹
3D集成技術(shù)至少包含3DIC集成和3DIC封裝兩個(gè)核心概念。顧名思義，兩者均采用垂直方向堆疊芯片的方式實(shí)現(xiàn)集成，但核心區(qū)別在于，3DIC集成
2.3DIC集成技術(shù)簡介
在2.3DIC集成工藝中，精細(xì)金屬線寬/線距（L/S）重分布層（RDL）基板（或有機(jī)轉(zhuǎn)接板）與積層封裝基板或高密度互連（HDI）板采用分開制造的方式，兩者完成各自制備后，通過焊點(diǎn)實(shí)現(xiàn)互連，并采用底部
晶圓級封裝Bump制作中錫膏和助焊劑的應(yīng)用解析
本文聚焦晶圓級封裝 Bump 制作中錫膏與助焊劑的核心應(yīng)用，以焊料印刷法、植球法為重點(diǎn)展開。印刷法中，錫膏是凸點(diǎn)主體，需依凸點(diǎn)尺寸選 6/7 號(hào)超細(xì)粉，助焊劑融入其中實(shí)現(xiàn)氧化清除與潤濕；植球法里錫膏
晶圓級封裝（WLP）中Bump凸點(diǎn)工藝：4大實(shí)現(xiàn)方式的技術(shù)細(xì)節(jié)與場景適配
在晶圓級封裝（WLP）中，Bump 凸點(diǎn)是芯片與基板互連的關(guān)鍵，主流實(shí)現(xiàn)方式有電鍍法、焊料印刷法、蒸發(fā) / 濺射法、球放置法四類，差異顯著。選型需結(jié)合凸點(diǎn)密度、成本預(yù)算與應(yīng)用特性，平衡性能與經(jīng)濟(jì)性。
Socionext推出3D芯片堆疊與5.5D封裝技術(shù)
Socionext Inc.（以下簡稱“Socionext”）宣布，其3DIC設(shè)計(jì)現(xiàn)已支持面向消費(fèi)電子、人工智能(AI)和高性能計(jì)算(HPC)數(shù)據(jù)中心等多種應(yīng)用。通過結(jié)合涵蓋Chiplet、2.5D
創(chuàng)造歷史，芯和半導(dǎo)體成為首家獲得工博會(huì)CIIF大獎(jiǎng)的國產(chǎn)EDA
作為國內(nèi)集成系統(tǒng)設(shè)計(jì)EDA專家，芯和半導(dǎo)體科技（上海）股份有限公司憑借其自主研發(fā)的3DIC Chiplet先進(jìn)封裝仿真平臺(tái)Metis，從五百多家參選企業(yè)中脫穎而出，斬獲第二十五屆中國國際工業(yè)博覽會(huì)CIIF大獎(jiǎng)，這也是該獎(jiǎng)項(xiàng)歷史上首次出現(xiàn)國產(chǎn)EDA的身影。
臺(tái)積電日月光主導(dǎo)，3DIC先進(jìn)封裝聯(lián)盟正式成立
9月9日，半導(dǎo)體行業(yè)迎來重磅消息，3DIC 先進(jìn)封裝制造聯(lián)盟（3DIC Advanced Manufacturing Alliance，簡稱 3DIC AMA）正式宣告成立，該聯(lián)盟由行業(yè)巨頭臺(tái)積電
芯動(dòng)科技與知存科技達(dá)成深度合作
隨著3D堆疊方案憑借低功耗、高帶寬特性，有望成為下一代移動(dòng)端高端熱門技術(shù)。芯動(dòng)科技瞄準(zhǔn)3DIC市場，與全球領(lǐng)先的存算一體芯片企業(yè)知存科技達(dá)成深度合作，正式量產(chǎn)面向Face2Face鍵合(F2F)系列高速接口IP解決方案。
3DIC 測試革新：AI 驅(qū)動(dòng)的 ModelOps 如何重構(gòu)半導(dǎo)體制造效率？
（PDFSolutions）推出的ModelOps系統(tǒng)完整版（第一階段），正是為破解這一困局而生，把AI模型從“實(shí)驗(yàn)室”快速推向“量產(chǎn)線”，通過端到端平臺(tái)實(shí)現(xiàn)從訓(xùn)練到
行芯科技亮相第三屆芯粒開發(fā)者大會(huì)
在剛剛于無錫圓滿落幕的第三屆芯粒開發(fā)者大會(huì)——這場匯聚全球頂尖芯片企業(yè)、科研機(jī)構(gòu)及產(chǎn)業(yè)鏈專家的盛會(huì)上，行芯科技作為國內(nèi)Signoff領(lǐng)域的領(lǐng)軍企業(yè)，受邀發(fā)表了主題演講《面向3DIC的Signoff挑戰(zhàn)與行
行芯科技亮相2025世界半導(dǎo)體博覽會(huì)
此前，2025年6月20日-22日，全球半導(dǎo)體行業(yè)盛會(huì)——世界半導(dǎo)體博覽會(huì)在南京國際博覽中心盛大開幕。行芯科技受邀參與EDA/IP核產(chǎn)業(yè)發(fā)展高峰論壇，面對摩爾定律破局關(guān)鍵的3DIC技術(shù)，作為“守門員
行芯科技揭示先進(jìn)工藝3DIC Signoff破局之道
學(xué)術(shù)會(huì)議”上，行芯科技CEO賀青博士基于最近與Top設(shè)計(jì)公司合作成功流片的先進(jìn)工藝3DIC項(xiàng)目經(jīng)驗(yàn)，發(fā)表了題為《面向3DIC的Signoff挑戰(zhàn)與行芯科技創(chuàng)新策略》的演講，為行業(yè)帶來了
評論