近日，三星電子在美建立尖端存儲(chǔ)研發(fā)機(jī)構(gòu)，專攻全新3D DRAM領(lǐng)域，力圖保持其超強(qiáng)的科技競(jìng)爭(zhēng)力。

據(jù)了解，該公司日前在美國(guó)加州硅谷成立的半導(dǎo)體美洲分部（DSA）已開(kāi)始推行此項(xiàng)研發(fā)項(xiàng)目。該機(jī)構(gòu)還計(jì)劃積極招募全球最優(yōu)秀的專家加入團(tuán)隊(duì)，攜手推動(dòng)存儲(chǔ)產(chǎn)業(yè)的發(fā)展。

原有的DRAM采用2D結(jié)構(gòu)，即大量元件密集排布在同一平面。然而，為了提升性能，儲(chǔ)存行業(yè)正致力于開(kāi)發(fā)高密度的3D DRAM。這項(xiàng)技術(shù)包括水平堆積和垂直堆積兩種方式，均能有效地增加存儲(chǔ)空間。

憑借2013年全球首發(fā)的、領(lǐng)先業(yè)界的3D垂直結(jié)構(gòu)NAND（3D V-NAND）的巨大成功為基礎(chǔ)，三星力求在DRAM 3D垂直結(jié)構(gòu)研發(fā)中取得領(lǐng)導(dǎo)者地位。

在去年的“內(nèi)存技術(shù)日”大會(huì)上，三星進(jìn)一步宣布計(jì)劃在未來(lái)10納米甚至更精細(xì)制程的DRAM產(chǎn)品中應(yīng)用全新的3D結(jié)構(gòu)，取代傳統(tǒng)2D布局。此舉將助力解決3D垂直結(jié)構(gòu)芯片面積受限問(wèn)題，大幅提升性能表現(xiàn)，實(shí)現(xiàn)單件芯片存儲(chǔ)擴(kuò)容至百GB級(jí)別。

此外，三星曾在日本舉辦的“VLSI研討會(huì)”上發(fā)布一篇關(guān)于3D DRAM研究成果的學(xué)術(shù)文章，并提供了實(shí)際半導(dǎo)體制造的3D DRAM詳盡演示圖片。