5月17日，臺積電應邀出席本周的2024年歐洲技術研討會并展出了兩款HBM4基礎Dies，其中一款基于12FFC+（12nm）工藝，另一款則利用N5（5nm）技術進行生產(chǎn)，旨在提升HBM4的性能與能效。

臺積電設計與技術平臺高級總監(jiān)對此表示：

目前，我們正在攜手眾多HBM存儲伙伴（如美光、三星、SK海力士等）共同推進HBM4在先進制程中的全面集成。12FFC+基礎Dies在滿足HBM性能需求的同時，具有顯著的成本優(yōu)勢；而N5基礎Dies則可在較低功耗條件下實現(xiàn)HBM4的預期速度。

借助臺積電12FFC+工藝（源于其成熟的16nmFinFET技術），我們將能夠制造出適用于12-Hi及16-HiHBM4存儲器堆棧的基礎芯片，其容量分別高達48GB和64GB。

通過運用12FFC+工藝，我們有望打造出“高性價比”的基礎芯片，這些芯片將通過硅內插件將內存與主機處理器相連接。