本文介紹SiGe外延工藝及其在外延生長(zhǎng)、應(yīng)變硅應(yīng)用以及GAA結(jié)構(gòu)中的作用。

在現(xiàn)代半導(dǎo)體技術(shù)中，隨著器件尺寸的不斷縮小，傳統(tǒng)的硅基材料逐漸難以滿足高性能和低功耗的需求。SiGe（硅鍺）作為一種復(fù)合材料，因其獨(dú)特的物理和電學(xué)特性，在半導(dǎo)體芯片制造中得到了廣泛應(yīng)用。

SiGe外延工藝的重要性

1.1 外延工藝簡(jiǎn)介

??????????

外延(Epitaxy, 簡(jiǎn)稱Epi)是指在單晶襯底上生長(zhǎng)一層與襯底具有相同晶格排列的單晶材料。外延層可以是同質(zhì)外延層（如Si/Si），也可以是異質(zhì)外延層（如SiGe/Si或SiC/Si）。實(shí)現(xiàn)外延生長(zhǎng)的方法有很多，包括分子束外延(MBE)，超高真空化學(xué)氣相沉積(UHV/CVD)，常壓及減壓外延(ATM & RP Epi)等。本文主要介紹廣泛應(yīng)用于半導(dǎo)體集成電路生產(chǎn)中襯底為硅材料的硅(Si)和鍺硅(SiGe)外延工藝。

1.2 SiGe外延的優(yōu)勢(shì)

通過(guò)在外延過(guò)程中引入一定比例的鍺（Ge），形成的SiGe單晶層不僅能夠降低帶隙寬度，還可以增大晶體管的特征截止頻率fT(cut-off frequency)，這使得它在無(wú)線和光通信高頻器件方面應(yīng)用十分廣泛。此外，在先進(jìn)的CMOS集成電路工藝中，利用Ge與Si的晶格常數(shù)失配(約4%)引入的晶格應(yīng)力來(lái)提高電子或者空穴的遷移率，從而增大器件的工作飽和電流以及響應(yīng)速度。

完整的SiGe外延工藝流程

2.1 預(yù)處理

根據(jù)需要實(shí)現(xiàn)的工藝結(jié)果對(duì)硅片進(jìn)行預(yù)處理，主要包括去除表面的自然氧化層及硅片表面的雜質(zhì)。對(duì)于重?fù)诫s襯底硅片，則必須考慮是否需要背封(backseal)以減少后續(xù)外延生長(zhǎng)過(guò)程中的自摻雜現(xiàn)象。

2.2 生長(zhǎng)氣體與條件

含硅氣體：硅烷（SiH?）、二氯硅烷（DCS, SiH?Cl?）和三氯硅烷（TCS, SiHCl?）是最常用的三種含硅氣體源。其中，SiH?適用于低溫全外延工藝，而TCS因其快速生長(zhǎng)率被廣泛用于厚硅外延層的制備。 含Ge氣體：鍺烷（GeH?）是添加鍺的主要來(lái)源，它與硅源一起使用以形成SiGe合金。 ?選擇性外延：通過(guò)調(diào)節(jié)外延沉積和原位刻蝕的相對(duì)速率大小來(lái)實(shí)現(xiàn)選擇性生長(zhǎng)，所用氣體一般為含氯(Cl)的硅源氣體DCS，利用反應(yīng)中Cl原子在硅表面的吸附小于氧化物或者氮化物來(lái)實(shí)現(xiàn)外延生長(zhǎng)的選擇性；由于SiH?不含Cl原子而且活化能低，一般僅應(yīng)用于低溫全外延工藝；而另外一種常用硅源TCS蒸氣壓低，在常溫下呈液態(tài)，需要通過(guò)H?鼓泡來(lái)導(dǎo)入反應(yīng)腔，但價(jià)格相對(duì)便宜，常利用其快速的生長(zhǎng)率（可達(dá)到5 μm/min）來(lái)生長(zhǎng)比較厚的硅外延層，這在硅外延片生產(chǎn)中得到了廣泛的應(yīng)用

應(yīng)變硅在外延層的應(yīng)用

在外延生長(zhǎng)過(guò)程中，在松弛(relaxed)的SiGe層上面外延一層單晶Si，由于Si與SiGe晶格常數(shù)失配，Si單晶層會(huì)受到下面SiGe層的拉伸應(yīng)力，這使得NMOS晶體管中的電子遷移率得到顯著提升。這種技術(shù)不僅提高了飽和電流(Idsat)，還提升了器件響應(yīng)速度。對(duì)于PMOS器件，則是在源漏極區(qū)域刻蝕后外延SiGe層來(lái)引入對(duì)溝道的壓應(yīng)力(compressive stress)，以提高空穴(hole)的遷移率(mobility)，實(shí)現(xiàn)了飽和電流的增加。

SiGe作為GAA結(jié)構(gòu)中的犧牲層

在環(huán)繞柵極納米片（Gate-All-Around, GAA）晶體管制造中，SiGe層扮演著犧牲層的角色。通過(guò)高選擇性的各向同性刻蝕技術(shù)，如準(zhǔn)原子層刻蝕（quasi-ALE），可以精確地去除SiGe層，形成納米片或納米線結(jié)構(gòu)。