AD9174：高性能雙路16位RF DAC與直接數(shù)字合成器的技術(shù)剖析

在電子工程領(lǐng)域，高性能的數(shù)模轉(zhuǎn)換器（DAC）對于實現(xiàn)高質(zhì)量的信號轉(zhuǎn)換至關(guān)重要。AD9174作為一款高性能的雙路16位數(shù)字 - 模擬轉(zhuǎn)換器，為多頻段無線應(yīng)用提供了卓越的解決方案。

文件下載：AD9174BBPZ.pdf

一、AD9174的特性亮點

1. 多頻段支持與輸入通道

AD9174支持多頻段無線應(yīng)用，每個RF DAC擁有3個可旁路的復(fù)數(shù)數(shù)據(jù)輸入通道，每個輸入通道的最大復(fù)數(shù)輸入數(shù)據(jù)速率可達(dá)3.08 GSPS，且每個輸入通道配備1個獨立的數(shù)控振蕩器（NCO），為靈活的多頻段頻率規(guī)劃提供了可能。

2. 低雜散與失真設(shè)計

采用專有技術(shù)，實現(xiàn)了低雜散和低失真。在1.84 GHz、?7 dBFS/音的RF輸出條件下，2音IMD3達(dá)到 - 83 dBc，SFDR小于 - 80 dBc，確保了高質(zhì)量的信號輸出。

3. 靈活的接口與數(shù)據(jù)模式

具備8通道、15.4 Gbps的JESD204B接口，支持單頻段和多頻段使用場景。同時支持12位高密度模式，可提高數(shù)據(jù)吞吐量。還具備多芯片同步功能，支持JESD204B Subclass 1。

4. 可配置的插值濾波器

提供可選擇的插值濾波器，支持1×、2×、3×、4×、6×和8×的可配置數(shù)據(jù)通道插值，以及1×、2×、4×、6×、8×和12×的可配置最終插值，以適應(yīng)不同的輸入數(shù)據(jù)速率。

5. 頻率合成能力

擁有最終48位NCO，以DAC速率運行，支持高達(dá)6 GHz的頻率合成。

6. 節(jié)能與保護(hù)功能

具備發(fā)射使能功能，可實現(xiàn)額外的節(jié)能和下游電路保護(hù)。

7. 高性能時鐘

配備高性能、低噪聲的PLL時鐘乘法器，支持12.6 GSPS的DAC更新速率。還設(shè)有觀察ADC時鐘驅(qū)動器，具有可選擇的分頻比。

8. 低功耗設(shè)計

在12 GSPS下，2個DAC工作且DAC PLL開啟時，功耗僅為2.54 W。采用10 mm × 10 mm、144球BGA_ED封裝，帶有金屬增強散熱蓋，間距為0.80 mm。

二、應(yīng)用領(lǐng)域廣泛

1. 無線通信基礎(chǔ)設(shè)施

適用于多頻段基站無線電，為無線通信網(wǎng)絡(luò)提供高質(zhì)量的信號轉(zhuǎn)換和處理。

2. 微波/E頻段回傳系統(tǒng)

在微波和E頻段的回傳系統(tǒng)中，AD9174能夠滿足高速數(shù)據(jù)傳輸和信號處理的需求。

3. 儀器儀表與自動測試設(shè)備（ATE）

為儀器儀表和自動測試設(shè)備提供高精度的信號輸出，確保測試結(jié)果的準(zhǔn)確性。

4. 雷達(dá)與干擾器

在雷達(dá)和干擾器系統(tǒng)中，AD9174的高性能和高頻率合成能力有助于實現(xiàn)精確的目標(biāo)探測和干擾功能。

三、技術(shù)細(xì)節(jié)解析

1. 數(shù)字?jǐn)?shù)據(jù)路徑

每個RF DAC數(shù)據(jù)路徑包含三個復(fù)數(shù)數(shù)據(jù)輸入通道，每個通道可完全旁路。每個數(shù)據(jù)輸入通道包括可配置增益級、插值濾波器和通道NCO。三組通道化器的輸出可匯總到各自的主數(shù)據(jù)路徑進(jìn)行額外處理，主數(shù)據(jù)路徑包含插值濾波器和一個48位主NCO。通過調(diào)制器開關(guān)，主數(shù)據(jù)路徑的輸出可選擇路由到DAC0單獨工作，或同時路由到DAC0和DAC1作為雙路中頻DAC工作。

2. 超寬帶數(shù)據(jù)速率模式

支持超寬帶數(shù)據(jù)速率模式，可繞過通道化器和主數(shù)據(jù)路徑，提供高達(dá)6.16 GSPS的單路16位DAC數(shù)據(jù)速率、高達(dá)3.08 GSPS的雙路16位DAC數(shù)據(jù)速率或高達(dá)4.1 GSPS的雙路12位DAC數(shù)據(jù)速率。

3. NCO功能

AD9174的主NCO塊包含31個32位NCO，每個NCO具有獨立的相位累加器。結(jié)合80 MHz的串行外設(shè)接口（SPI）用于編程NCO，可實現(xiàn)相位相干的快速跳頻（FFH），適用于在操作過程中不斷調(diào)整NCO頻率的應(yīng)用。

四、規(guī)格參數(shù)

1. 直流規(guī)格

• 分辨率為16位。
• 積分非線性（INL）典型值為±7 LSB，差分非線性（DNL）為±7 LSB。
• 模擬輸出的增益誤差（帶內(nèi)部ISET參考）最大為 + 15%。
• 滿量程輸出電流在不同條件下有不同范圍。
• 參考電壓內(nèi)部為0.495 V。
• 模擬和數(shù)字電源電壓在一定范圍內(nèi)波動。

2. 數(shù)字規(guī)格

• DAC更新速率根據(jù)不同模式和條件而變化，最小為2.91 GSPS，最大可達(dá)12.6 GSPS（16位分辨率，帶插值）。
• DAC鎖相環(huán)（PLL）的壓控振蕩器（VCO）頻率范圍根據(jù)不同分頻比有所不同。
• DAC設(shè)備時鐘輸入頻率范圍也因PLL狀態(tài)和M分頻器設(shè)置而異。

3. 最大DAC采樣率規(guī)格

最大DAC更新速率受SVDD1.0電壓和通道速率影響，在不同條件下有不同的值。

4. 電源直流規(guī)格

在不同的雙鏈路和單鏈路模式下，各電源的電流消耗和總功耗不同，例如在12 GSPS的某些模式下，總功耗可達(dá)2.54 - 3.63 W。

5. 串行端口和CMOS引腳規(guī)格

• 寫入操作的最大SCLK時鐘速率為80 MHz，讀取操作的SCLK時鐘速率最大為48.58 MHz。
• 輸入和輸出的電壓、電流規(guī)格也有明確規(guī)定。

6. 數(shù)字輸入數(shù)據(jù)定時規(guī)格

不同JESD204B模式和插值因子下，延遲時間不同，總延遲通過接口延遲、固定延遲、可變延遲和流水線延遲計算得出。

7. JESD204B接口電氣和速度規(guī)格

• JESD204B串行接口速率為3 - 15.4 Gbps。
• 輸入數(shù)據(jù)的泄漏電流、單位間隔、共模電壓、差分電壓和阻抗等都有相應(yīng)的規(guī)格。
• 差分輸出和單端輸出的電壓、電流規(guī)格也有明確要求。

8. 輸入數(shù)據(jù)速率和信號帶寬規(guī)格

不同模式下，每個輸入通道的輸入數(shù)據(jù)速率不同，例如在通道數(shù)據(jù)路徑旁路（1x插值）的單DAC模式、16位分辨率下，最大可達(dá)6160 MSPS。

AD9174憑借其豐富的特性、廣泛的應(yīng)用領(lǐng)域和詳細(xì)的規(guī)格參數(shù)，為電子工程師在多頻段無線應(yīng)用等領(lǐng)域提供了強大的工具。在實際設(shè)計中，工程師需要根據(jù)具體的應(yīng)用需求，合理利用AD9174的各項功能，以實現(xiàn)最佳的系統(tǒng)性能。你在使用AD9174或類似DAC時，是否遇到過一些挑戰(zhàn)呢？歡迎在評論區(qū)分享你的經(jīng)驗。