導語

在上一期內(nèi)容中，我們從上下位機連接、工程新建到DIO模塊時序設置，詳解了斜坡測試軟件配置實戰(zhàn)，為捕捉ADC靜態(tài)性能奠定基礎。 本期，德思特將帶您繼續(xù)深入學習斜坡測試（Ramp Test）的軟件配置，詳細拆解從AWG配置到結(jié)果分析與總結(jié)，幫助工程師高效系統(tǒng)掌握斜坡測試軟件配置的全流程。

一、AWG配置

AWG 部分的配置允許用戶定義測試激勵信號的具體形式和參數(shù)，并提供了調(diào)整信號前端處理工作參數(shù)的選項。配置界面的左半部分采用了簡化的原理圖形式，直觀展示了 AWG 的結(jié)構(gòu)，這不僅幫助用戶理解其硬件功能，還清晰地指示了各個參數(shù)的實際影響，有效降低了用戶的學習門檻。

1.連接方式

本示例中選擇“Connected, with GND Sense”

適用場景：UUT輸入電阻為高阻

原理圖顯示該選項短路了50Ω輸出負載電阻

斷開與輸出近端地的連接

GND反饋線延伸至待測芯片附近，可有效針對浮地問題進行補償反饋，提高測試精度

2.AWG內(nèi)部結(jié)構(gòu)認知

從原理圖可知，AWG內(nèi)部有兩個DAC：

主DAC：負責波形的產(chǎn)生，信號隨后通過濾波器和調(diào)整幅值的放大器

次DAC：負責生成高精度的DC偏置信號（本示例中偏置設為0V）

放大器選項中的5.1 Vp指的是峰-峰值的一半，意味著輸出最高電壓距離直流基線最高可達5.1V，配合0V偏置可產(chǎn)生-5.1V到+5.1V電壓。

3.Array size 的精確計算

Array size（陣列大?。Q定測試精度：

16位ADC共有65536個LSB

若設置4×65536個采樣點，DNL分辨率僅1/4 LSB = 0.25 LSB

因此可根據(jù)所需DNL分辨率推算倍數(shù)（例如需要0.1 LSB精度，倍數(shù)需≥10）

此外，實際測試中還可能受到隨機噪聲的影響，需要額外增加采樣點以通過平均抵消噪聲，同時Ramp測試的電壓應略微超出ADC的輸入范圍，也會造成額外開銷。

通用建議：Array size設置為 10×2^N ~ 32×2^N（N為ADC分辨率位數(shù)）。

4.斜坡信號的電壓范圍設定

由于實際待測芯片的轉(zhuǎn)換范圍可能與標稱范圍存在細微差異，設置的斜坡信號起始電壓應稍低于最低標稱值，終止電壓應略高于最高標稱值：

本示例設定為 -5.05V 到 +5.05V

使得對UUT實際轉(zhuǎn)換范圍偏差的測量成為可能

德思特設計AWG前端放大器時選擇5.1Vp而非5Vp，正是出于同樣的考量——在盡可能不影響輸出精度的前提下，允許波形幅值略微超出標準量程

5.預覽功能

配置面板頂部提供了預覽按鈕，可快速查看預計輸出的波形圖樣，幫助確認幅值、周期等關鍵參數(shù)，有效預防由于配置失誤導致的UUT損壞。

二、電源設置

電源部分的設置相對簡單。

只需將電壓值分別輸入到對應模塊的輸出電壓設置欄即可。為了實現(xiàn)更高的電壓輸出精度，使用4線制連接方式，建議條件允許時采用。

本示例中：

DPS16模塊：為UUT提供5V供電

DRS20模塊：輸出2.5V參考電源

三、開始測試與結(jié)果分析

一鍵啟動

保存項目文件（便于下次快速調(diào)用），點擊軟件頂部的“Start !”按鈕，即可開始自動化測試和分析流程。

結(jié)果解讀

測試完成后，結(jié)果以彈窗形式呈現(xiàn)。用戶可點擊工具欄中的各個視圖按鈕查看不同分析結(jié)果：

B.FIT視圖：顯示最佳擬合直線下的INL、TUE、DNL等參數(shù)

本示例測得INL為1.355 LSB，符合AD7671數(shù)據(jù)手冊標稱的±2.5 LSB Max

可利用放大鏡、光標等工具觀察細節(jié)

支持導出結(jié)果圖、計算數(shù)據(jù)和原始采集數(shù)據(jù)，便于進一步分析

化繁為簡，精準高效

通過本文的介紹，我們完成了ADC靜態(tài)參數(shù)測試中斜坡測試方法的軟件配置全流程的學習。

這一流程為ADC靜態(tài)參數(shù)測試提供了一種高效、精確且用戶友好的解決方案，幫助工程師更加專注于產(chǎn)品設計開發(fā)的核心環(huán)節(jié)，加快產(chǎn)品上市時間，確保產(chǎn)品的高質(zhì)量和性能。