在2026年5月14日舉行的技術(shù)論壇上，臺積電首次對外公布了面向AI算力基礎(chǔ)設(shè)施的“三層堆疊”演進(jìn)路線，涉及SoIC、CoWoS以及COUPE光互連三大技術(shù)的協(xié)同發(fā)展。

其中，COUPE被視為核心突破點(diǎn)。該技術(shù)采用3D異質(zhì)集成方案，通過SoIC工藝將電子芯片與光子芯片進(jìn)行垂直堆疊，從而有效縮短互連距離、減少電耦合損耗，并明顯提高帶寬密度與功耗效率。

臺積電方面透露，全球首款應(yīng)用COUPE技術(shù)的200Gbps微環(huán)調(diào)制器（Micro Ring Modulator, MRM）已在2026年內(nèi)啟動(dòng)大規(guī)模生產(chǎn)，其比特誤碼率成功控制在低于一億分之一的水準(zhǔn)。

早在今年4月，臺積電就曾表示，其COUPE硅光整合平臺計(jì)劃于2026年進(jìn)入量產(chǎn)階段，這將成為推動(dòng)共封裝光學(xué)（CPO）技術(shù)落地的重要節(jié)點(diǎn)。

臺積電先進(jìn)技術(shù)業(yè)務(wù)開發(fā)處處長袁立本進(jìn)一步說明，到2030年之前，臺積電將借助400Gbps光調(diào)變器、多波長技術(shù)以及多光纖陣列技術(shù)，使帶寬密度提升8倍，達(dá)到4TBps。他指出，與傳統(tǒng)銅線方案相比，COUPE能使系統(tǒng)能效提高4倍，延遲降低10倍；如果與封裝平臺實(shí)現(xiàn)更深度的整合，能效甚至可以進(jìn)一步提升至10倍，延遲降低20倍。這些特性使COUPE成為未來AI數(shù)據(jù)中心不可或缺的基礎(chǔ)性技術(shù)。