集成電路由大量晶體管組成，這些在同一襯底上制作的晶體管必須相互隔離，隨后按照電路結(jié)構(gòu)與布線要求，把各自獨(dú)立的大量晶體管，再互連成具有特定功能的集成芯片。集成電路發(fā)展早期器件隔離技術(shù)就是制造工藝關(guān)鍵之一，并且隨著集成電路演變不斷改進(jìn)和創(chuàng)新。器件隔離區(qū)要占據(jù)部分面積，還會產(chǎn)生寄生電容等，因而對集成電路的集成密度和信號傳輸速度都有顯著影響。在雙極型器件工藝中，反向偏置的 pn 結(jié)隔離技術(shù)成功用于數(shù)字和模擬集成電路制造。在MOS 集成電路技術(shù)中，利用硅局部氧化工藝（local oxidation of Si，LOCOS）生長厚氧化層（常被稱為場氧化層），形成晶體管之間的氧化物隔離。

硅局部氧化工藝的基本原理是：利用氮化硅薄膜掩蔽，實(shí)現(xiàn)硅表面暴露區(qū)域的局部氧化生長。圖4.11為LOCOS 工藝示意圖，其主要工藝步驟如下：在硅襯底上首先熱氧化生長薄SiO2層，接著用化學(xué)氣相淀積技術(shù)淀積Si3N4，形成SiO2/Si3N4雙層掩蔽膜，其中，SiO2襯墊層的作用是吸收Si3N4層的應(yīng)力，以防止硅中產(chǎn)生缺陷；通過光刻和等離子體刻蝕工藝開出場氧化區(qū)窗口；然后進(jìn)行高溫水氣氧化，生長所需厚度 SiO2層。硅局部氧化工藝不僅成功用于各種MOS 集成電路，也在高性能雙極型集成芯片技術(shù)中得到應(yīng)用。LOCOS 隔離工藝取代 pn 結(jié)隔離工藝，可減小雙極芯片面積及寄生電容，有利于提高器件集成度和速度。因此，氧化物隔離成為各種集成電路的主要隔離技術(shù)。

LOCOS隔離工藝的主要缺點(diǎn)在于嚴(yán)重的橫向氧化現(xiàn)象。由圖4.11 可見邊緣處氧化層的延伸，形成一個無效過渡區(qū)，這對于提高集成密度十分不利。因此，曾先后研究和提出多種方法，用以抑制邊緣橫向氧化生長。LOCOS 工藝中橫向氧化的原因，在于襯墊SiO2層提供了氧化劑（O2、H2O）進(jìn)入SiO2/Si3N4邊緣區(qū)下面的硅界面，與硅化合生成SiO2。因此，抑制橫向氧化方法的原理，就在于截?cái)嗷蛘邷p小氧化劑通路。例如，應(yīng)用適當(dāng)工藝在SiO2/Si3N4的側(cè)壁上形成Si3N4邊墻，阻滯氧化劑進(jìn)入。又如，減薄襯墊 SiO2層厚度，其上淀積一層多晶硅，以緩沖 Si3N4應(yīng)力，也可顯著抑制橫向氧化物生長，這被稱為多晶硅緩沖局部氧化工藝（PBLOCOS），得到廣泛應(yīng)用。

淺槽隔離工藝（shallow trench isolation,STI）是一種全新介質(zhì)隔離技術(shù)，克服了LOCOS 工藝中橫向氧化缺點(diǎn)，使隔離區(qū)所占面積顯著縮小，因而適于在深亞微米和納米CMOS 集成電路制造中應(yīng)用。圖4.12局部氧化隔離和淺溝槽隔離 CMOS結(jié)構(gòu)對比示意圖。在淺溝槽隔離技術(shù)中，首先經(jīng)光刻和定向刻蝕工藝在硅片上形成盡可能狹窄的溝槽，然后通過熱氧化和 CVD淀積在溝槽中填滿隔離介質(zhì)，并經(jīng)化學(xué)機(jī)械拋光工藝，形成平整的硅片表面。STI隔離工藝已取代 LOCOS工藝，成現(xiàn)今集成電路制造的主要隔離技術(shù)。