早在20 世紀(jì)80年代初就有人提出用溝槽隔離技術(shù)代替LOCOS 工藝，用于 CMOS器件隔離，以完全避免隔離區(qū)橫向擴(kuò)展及閂鎖效應(yīng)等弊病。溝槽隔離的基本原理在于，用絕緣介質(zhì)淀積在硅片上刻蝕出的溝槽中，以達(dá)到溝槽兩側(cè)晶體管間的隔離目的。原理雖然簡(jiǎn)單，但在早期其工藝的成熟程度和成本還不能與成熟的LOCOS 及其改進(jìn)型工藝相比，實(shí)際生產(chǎn)應(yīng)用較少。不斷改進(jìn)和完善的溝槽技術(shù)還可用于在 DRAM 器件中制作垂直結(jié)構(gòu)存儲(chǔ)電容等。在CMOS 制造技術(shù)進(jìn)入深亞微米領(lǐng)域后，特別是在近0.1μm器件加工中，不僅要求隔離區(qū)所占面積愈益縮小，而且光刻成像景深要求也需要更平坦化的硅片表面，因此溝槽隔離逐漸成為 CMOS集成電路的主流隔離技術(shù)。應(yīng)用溝槽隔離技術(shù)，可以完全消除有源區(qū)被橫向氧化侵蝕現(xiàn)象，隔離區(qū)面積縮小，寄生電容減小，漏電流下降，從而顯著提高集成密度和改善集成電路性能。

溝槽隔離有深淺之分，在CMOS 集成電路中普遍應(yīng)用的是淺槽隔離技術(shù)（shallowtrench isolation,STI），其槽深一般小于1μm。槽寬與槽深都隨器件縮微相應(yīng)變化。槽深大于 3μm的深溝槽技術(shù)用于 DRAM 電容和雙極型器件隔離等。圖5.11 顯示淺槽隔離工藝的主要加工步驟。STI工藝的起始硅片在清洗工藝后，與LOCOS工藝相似，也先后通過熱氧化生長(zhǎng)SiO2緩沖層（厚約10~20 nm）和 CVD淀積Si3N4掩蔽膜（厚約50~100 nm）。這里的氮化硅膜不只是用于掩蔽刻蝕及溝槽表面熱氧化，還用作后續(xù)平坦化研磨工藝終止層。

氮化硅下面的SiO2則仍是為了吸收氮化硅的應(yīng)力。隨后經(jīng)過光刻和反應(yīng)離子刻蝕，形成所需寬度和深度的溝槽。溝槽側(cè)壁不宜完全垂直，而應(yīng)有小的坡度，以便于溝槽填充，避免產(chǎn)生空洞。溝槽的上下角氧化硅宜有一定弧度，以利于后續(xù)工藝和避免缺陷產(chǎn)生。對(duì)溝槽底部進(jìn)行硼離子注入，以便在硅中形成p+層，防止氧化物中正電荷在硅層誘生電子反型溝道。

在溝槽填入絕緣介質(zhì)之前，首先以熱氧化工藝，在溝槽側(cè)壁及底面生長(zhǎng)一薄層SiO2，厚度選擇在10~20 nm。隨后用化學(xué)氣相淀積技術(shù)淀積厚氧化硅，填滿溝槽。熱氧化生長(zhǎng)的襯墊 SiO2，致密性優(yōu)于CVD 淀積膜，與硅形成電荷密度較低的優(yōu)良界面，以保證優(yōu)良溝槽絕緣隔離性能。高溫?zé)嵫趸€有利于使溝槽的彎角變得圓滑，這是源于高溫下氧化硅具有玻璃態(tài)黏性，可以產(chǎn)生黏彈性流動(dòng)。

在溝槽中淀積均勻致密氧化硅，是亞微米窄溝槽隔離工藝中的難點(diǎn)之一。如果在溝槽內(nèi)部尚未填充滿之前，頂部已封閉，則溝槽內(nèi)會(huì)有空洞與縫隙。高寬比越大的溝槽就越難以避免這種情形。20世紀(jì)90年代后逐步發(fā)展和完善的高密度等離子體（HDP）化學(xué)氣相淀積技術(shù)，解決了這一難題。已發(fā)展多種 HDP-CVD 氧化硅薄膜淀積系統(tǒng)，可供尺寸愈益縮微的STI 技術(shù)應(yīng)用，可以在高寬比大的亞微米槽寬溝槽中淀積無空洞與縫隙的氧化硅介質(zhì)。

硅片表面平坦化是實(shí)現(xiàn)溝槽隔離的另一關(guān)鍵工藝。早期曾用先在硅片上涂敷光刻膠或某種乳膠介質(zhì)，以獲得平坦表面，然后再用干法刻蝕技術(shù)，對(duì)填充物和涂敷物以相同刻蝕速率，刻蝕到溝槽表面。在氧化硅和金屬化學(xué)機(jī)械拋光（CMP）技術(shù)發(fā)展成熟以后，專門設(shè)計(jì)和制造的CMP精密拋光設(shè)備，開始廣泛用于超大規(guī)模集成電路加工中多種硅片平坦化工藝，其中特別重要的是STI隔離和多層金屬互連工藝。對(duì)于經(jīng) CVD-SiO2淀積填滿的溝槽硅片，應(yīng)用以膠體SiO2納米粒子磨料的堿性漿料，通過機(jī)械研磨和化學(xué)反應(yīng)相結(jié)合的物理化學(xué)作用，精確地研磨去除硅片溝槽上面多余的氧化硅淀積物，終止于硅片表面的氮化硅掩蔽層。氮化硅可用前面已提到的濕法或干法化學(xué)反應(yīng)方法去除。