文章來源：半導體全解

原文作者：圓圓De圓

本文將介紹原子層沉積技術(ALD)在DRAM中的應用。

DRAM發(fā)展歷程

DRAM技術一直是微電子行業(yè)中工藝技術和制造設備創(chuàng)新的主要驅動力。隨著半導體行業(yè)向更小的器件幾何形狀遷移，將需要新的沉積工藝技術來滿足對新材料的需求所帶來的挑戰(zhàn)，迫切需要使用更薄的薄膜，以及需要將保形膜沉積到具有越來越高的縱橫比的結構中。

隨著DRAM向更高密度和速度的方向收縮，位線寄生電容電容(Bitline parasitic capacitance, CBL)在縮放過程中起到了實現(xiàn)感裕度的關鍵作用。基于TechInsight的逆向工程數(shù)據(jù)，先進的DRAM制造商已經(jīng)制定了不同的CBL減少的路線圖。目前主流的DRAM制造公司為三星、海力士和美光，三星公司的CBL 降低方式為位線(Bitline, BL)氣隙墊片結構;海力士公司采用BL金屬調(diào)平配低k隔離液;美光公司在沒有空氣隔離劑的情況下，還需要BL低k隔離劑，同時使用BL金屬膜減薄來降低CBL。因此，想要降低CBL的主流方法都是通過改變現(xiàn)有的BL結構或是更換新的材料膜層來實現(xiàn)。

薄膜技術的發(fā)展

盡管光刻機的發(fā)展備受關注，薄膜沉積設備也同樣經(jīng)歷著持續(xù)的升級換代，以適應工藝節(jié)點的不斷提升。

這些設備的核心功能是通過化學或物理方式在晶圓表面生成介質(zhì)膜或金屬膜。其中，主要的三種工具包括物理氣相沉積(Physical vapor deposition, PVD)、化學氣相沉積(Chemical vapor deposition, CVD)和原子層沉積。

隨著制造工藝的精細化和沉積層的增多，薄膜沉積設備在集成電路制造流程中的關鍵性日益凸顯。隨著工藝技術的不斷進步，半導體器件正朝著更復雜的結構、更高的深寬比以及三維異形設計的方向發(fā)展，在前沿的工藝制造節(jié)點中，傳統(tǒng)的PVD和CVD工藝設備已無法勝任某些關鍵工藝步驟，取而代之的是ALD設備在先進工藝節(jié)點的薄膜沉積過程中扮演著日益重要的角色。ALD技術能夠以單原子膜的形式將沉積物質(zhì)逐層鍍在基底表面，對物質(zhì)的成分和厚度進行納米級尺度的精確控制。ALD技術以其卓越的適應性，尤其是在處理高深寬比結構等復雜基底方面，被廣泛應用在半導體制造的精密薄膜工藝中，包括實現(xiàn)大范圍的均勻薄膜沉積和納米級精確的薄膜厚度控制，尤其在低溫沉積環(huán)境下表現(xiàn)出色。其獨特的能力在于原子級別的精確控制，為半導體工藝帶來了前所未有的可能性。

ALD在DRAM中的應用

原子層沉積(Atomic layer deposition, ALD)技術是一項極具吸引力的新技術，將為下一代集成電路制造提供巨大的機會。原子層沉積技術已經(jīng)證明它可以克服當前薄膜沉積技術的許多局限。ALD具有無與倫比的臺階覆蓋性能、卓越的均勻性和膜厚控制，以及高介電層和金屬層的膜質(zhì)量。

ALD技術的卓越性能將使溝槽DRAM單元的擴展遠遠超過100納米的特征尺寸。隨著ALD被引入主流半導體加工領域，該技術在DRAM中的應用將再次成為主要推動力。

在過去的幾十年里，半導體行業(yè)見證了硅基器件和集成電路小型化的前所未有的發(fā)展趨勢。半導體技術正在進入100納米以下的時代。原子級的工藝控制將會隨著特征尺寸的變小而變得更加重要，對于物質(zhì)的去除、沉積都是一樣的道理。

原子層沉積ALD作為一種可以實現(xiàn)單層精度的薄膜沉積技術已經(jīng)相當成熟，現(xiàn)在正被引入半導體加工中。ALD的主要應用包括高k介電材料、金屬電極、屏障和間隔器的沉積。其他新穎和創(chuàng)新的ALD應用目前也在設計階段。

2007年，英特爾創(chuàng)新性地將ALD技術應用于集成電路芯片制造，首次結合了高介電系數(shù)材料和金屬柵。通過ALD工藝沉積的3納米厚HfO2層，其等效SiO2柵氧化層厚度僅為0.8納米，這一做法實際上增大了物理厚度，但顯著降低了量子隧穿效應的影響。此后，ALD技術也成功推動了摩爾定律的持續(xù)發(fā)展。

當下的20nm及以下的芯片制造行業(yè)大規(guī)模的運用ALD技術以滿足不斷微縮的溝道的電性以及性能的提升要求。

ALD基本原理及特點

傳統(tǒng)化學氣相沉積的特點是連續(xù)沉積和前驅體同時通入反應，與之不同的是原子層沉積是基于以良好控制的方式連續(xù)沉積單個單層或單層的部分。

如圖，在ALD中，生長表面交替暴露于兩種互補化學環(huán)境，即每次僅一種前驅體接觸位點。反應氣體或前驅體單獨通入，中間以惰性氣體吹掃或抽氣步驟分隔，以清除殘留活性源氣體或副產(chǎn)物。

因此，ALD由個體生長周期的重復循環(huán)構成，每個循環(huán)包括：前驅體1流動、吹掃、前驅體2流動、再次吹掃。

各步驟中，前驅體分子與表面反應至所有可用位點飽和。前驅體化學和工藝條件的選擇確保表面飽和后無進一步反應，保證ALD的自限性。

過量前驅體使用可減輕前驅體量輕微變化對工藝結果的影響，并有助于帶走稀釋副產(chǎn)物，防止影響后續(xù)成膜反應。故薄膜生長由表面自限制化學反應控制，而非精確控制設備工藝參數(shù)，如前驅流體和分壓。由于其自限制吸附反應的特點，ALD的每個生長周期沉積一個已知恒定的厚度。

通常，沉積速率為0.1~1.0 A/循環(huán)，每個循環(huán)時間為1到10秒。循環(huán)時間主要取決于飽和行為、腔室體積和反應器設計。薄膜以一層接一層的方式生長，薄膜的總厚度由循環(huán)次數(shù)決定。由于表面反應的自限性，理想情況下，前驅體的過量使用不會增加沉積厚度。因此，ALD可以實現(xiàn)優(yōu)異的晶圓厚度均勻性和高縱橫比特征結構上的優(yōu)異覆蓋。

如圖所示為ALD的工作原理，在某些對生長溫度、熱能消耗、薄膜質(zhì)量及臺階覆蓋有嚴格要求的領域，ALD的優(yōu)勢尤為突出。通過自我限制的生長機制和交替的表面反應，它能實現(xiàn)優(yōu)秀的臺階覆蓋和溝槽填充均勻性，從而精確調(diào)控薄膜的厚度、成分和結構。這使得ALD技術在各行各業(yè)的應用日益普及。

ALD技術現(xiàn)主要用于45納米節(jié)點的高k柵介質(zhì)材料的柵氧化層沉積、28納米節(jié)點的金屬互連阻擋層和鎢(wolfram, W)的種子層。此外，它還在DRAM電容和3D NAND的高深寬比結構薄膜沉積等領域發(fā)揮關鍵作用。

目前，鍍膜技術正趨向于平臺整合，即在單一設備內(nèi)結合PVD、ALD及CVD 等各類設備，利用真空互聯(lián)技術實現(xiàn)全面的鍍膜流程。以應用材料公司的銅互連解決方案為例，它在極高真空環(huán)境下，成功地將ALD、PVD、CVD、銅再熔、表面修飾、界面工程和測量這七項獨立的工藝集于一體。

選擇性ALD沉積工藝替代了原有的共性ALD沉積，消除了通孔邊緣的高電阻障礙層。此方案引入了銅回流技術，成功地在緊密間隙中實現(xiàn)了無空洞的填充。這一創(chuàng)新使得通孔接觸界面的電阻下降了50%，從而提升了芯片的性能和功率效率，進而推動了邏輯微縮技術的發(fā)展。

目前，ALD設備市場上，應用材料、泛林半導體及東京電子已擁有成熟的布局。值得注意的是，東京電子與先晶半導體共同占據(jù)了超過六成的市場比例。盡管國內(nèi)企業(yè)也在ALD設備領域有所布局，但其市場占有率仍有待提高。?