大多數(shù)計(jì)算機(jī)與外部顯示設(shè)備之間都是通過(guò)模擬VGA接口連接，計(jì)算機(jī)內(nèi)部以數(shù)字方式生成的顯示圖像信息，被顯卡中的數(shù)字/模擬轉(zhuǎn)換器轉(zhuǎn)變?yōu)镽、G、B三原色信號(hào)和行、場(chǎng)同步信號(hào)，信號(hào)通過(guò)電...

鎖相環(huán)PLL，用來(lái)統(tǒng)一整合時(shí)鐘信號(hào)，使高頻器件正常工作，如內(nèi)存的存取資料等。PLL用于振蕩器中的反饋技術(shù)。 許多電子設(shè)備要正常工作，通常需要外部的輸入信號(hào)與內(nèi)部的振蕩信號(hào)同步。...

Altera的MAX? II 系列在所有CPLD系列中，其單位I/O引腳的功耗和成本都是最低的。不但具有傳統(tǒng)CPLD設(shè)計(jì)的低成本特性，MAX II CPLD還進(jìn)一步提高了高密度產(chǎn)品的功耗和成本優(yōu)勢(shì)，這樣，您可以使用M...

電路所需信號(hào)可能在不同的時(shí)間到來(lái)，其原因可能是輸入數(shù)據(jù)本身產(chǎn)生的時(shí)間不同，或是電路進(jìn)行了不同的操作，器件溫度和偏置電壓不同，也可能是因?yàn)殡娐分胁煌糠值闹圃旃に嚥煌?..

邏輯分析儀分為兩大類(lèi)：邏輯狀態(tài)分析儀（Logic State Analyzer,簡(jiǎn)稱(chēng)LSA）和邏輯定時(shí)分析儀（Logic Timing Analyzer）。這兩類(lèi)分析儀的基本結(jié)構(gòu)是相似的，主要區(qū)別表現(xiàn)顯示方式和定時(shí)方式上。...

正點(diǎn)原子FPGA開(kāi)發(fā)板配套視頻...

本課程以目前流行的Xilinx 7系列FPGA的開(kāi)發(fā)為主線，全面講解FPGA的原理及電路設(shè)計(jì)、Verilog HDL語(yǔ)言及VIVADO的應(yīng)用，并循序漸進(jìn)地從組合邏輯、時(shí)序邏輯的開(kāi)發(fā)開(kāi)始，深入到FPGA的基礎(chǔ)應(yīng)用、綜合應(yīng)...

FPGA設(shè)計(jì)不是簡(jiǎn)單的芯片研究，主要是利用 FPGA 的模式進(jìn)行其他行業(yè)產(chǎn)品的設(shè)計(jì)。 與 ASIC 不同，F(xiàn)PGA在通信行業(yè)的應(yīng)用比較廣泛。...

本課程以目前流行的Xilinx 7系列FPGA的開(kāi)發(fā)為主線，全面講解FPGA的原理及電路設(shè)計(jì)、Verilog HDL語(yǔ)言及VIVADO的應(yīng)用，并循序漸進(jìn)地從組合邏輯、時(shí)序邏輯的開(kāi)發(fā)開(kāi)始，深入到FPGA的基礎(chǔ)應(yīng)用、綜合應(yīng)...

a、大多數(shù)目標(biāo)器件庫(kù)的dff都有異步復(fù)位端口，因此采用異步復(fù)位可以節(jié)省資源。...

圖形用戶界面是一種人與計(jì)算機(jī)通信的界面顯示格式，允許用戶使用鼠標(biāo)等輸入設(shè)備操縱屏幕上的圖標(biāo)或菜單選項(xiàng)，以選擇命令、調(diào)用文件、啟動(dòng)程序或執(zhí)行其它一些日常任務(wù)。與通過(guò)鍵盤(pán)輸入...

本課程以目前流行的Xilinx 7系列FPGA的開(kāi)發(fā)為主線，全面講解FPGA的原理及電路設(shè)計(jì)、Verilog HDL語(yǔ)言及VIVADO的應(yīng)用，并循序漸進(jìn)地從組合邏輯、時(shí)序邏輯的開(kāi)發(fā)開(kāi)始，深入到FPGA的基礎(chǔ)應(yīng)用、綜合應(yīng)...

FPGA利用小型查找表（16×1RAM）來(lái)實(shí)現(xiàn)組合邏輯，每個(gè)查找表連接到一個(gè)D觸發(fā)器的輸入端，觸發(fā)器再來(lái)驅(qū)動(dòng)其他邏輯電路或驅(qū)動(dòng)I/O，由此構(gòu)成了既可實(shí)現(xiàn)組合邏輯功能又可實(shí)現(xiàn)時(shí)序邏輯功能的基...

FPGA 器件屬于專(zhuān)用集成電路中的一種半定制電路，是可編程的邏輯列陣，能夠有效的解決原有的器件門(mén)電路數(shù)較少的問(wèn)題。FPGA 的基本結(jié)構(gòu)包括可編程輸入輸出單元，可配置邏輯塊，數(shù)字時(shí)鐘管...

ad模塊就是把模擬的電壓量轉(zhuǎn)換成數(shù)字量,da模塊就是把數(shù)字量轉(zhuǎn)換成模擬的電壓量。...

BJ-EPM240學(xué)習(xí)板主芯片使用的是Altera公司的MAXII系列EPM240T100C5，該芯片有240個(gè)邏輯單元，等效宏單元192個(gè)，資源比較豐富，內(nèi)有8KbitFlash的存儲(chǔ)空間。...

我們例舉三人表決器、數(shù)字時(shí)鐘、多終端點(diǎn)歌系統(tǒng)、數(shù)字示波器這四個(gè)實(shí)際的工程項(xiàng)目，手把手帶領(lǐng)大家從分析工程、分解工程、到最終實(shí)現(xiàn)工程。通過(guò)逐個(gè)解決工程中的實(shí)際問(wèn)題，來(lái)學(xué)習(xí)原汁...

狀態(tài)機(jī)有三種描述方式：一段式狀態(tài)機(jī)、兩段式狀態(tài)機(jī)、三段式狀態(tài)機(jī)。下面就用一個(gè)小例子來(lái)看看三種方式是如何實(shí)現(xiàn)的。...

關(guān)于狀態(tài)機(jī)的一個(gè)極度確切的描述是它是一個(gè)有向圖形，由一組節(jié)點(diǎn)和一組相應(yīng)的轉(zhuǎn)移函數(shù)組成。狀態(tài)機(jī)通過(guò)響應(yīng)一系列事件而“運(yùn)行”。每個(gè)事件都在屬于“當(dāng)前” 節(jié)點(diǎn)的轉(zhuǎn)移函數(shù)的控制范...

狀態(tài)機(jī)由狀態(tài)寄存器和組合邏輯電路構(gòu)成，能夠根據(jù)控制信號(hào)按照預(yù)先設(shè)定的狀態(tài)進(jìn)行狀態(tài)轉(zhuǎn)移，是協(xié)調(diào)相關(guān)信號(hào)動(dòng)作、完成特定操作的控制中心。...